

論文96-33A-12-11

Bull's Eye Effects를 줄이기 위한 CMP System의 최적화 설계에 관한 연구

(A Study on the Optimization of a CMP System Design for Lowering of Bull's Eye Effects)

鄭秉勳 * , 李鎮九 * , 鄭喆煥 * , 李應鎬 ** , 尹亨鎮 ** ,
白鍾泰 *** , 俞炯濬 ***

(Byung Hoon Jeong, Jin Koo Rhee, Chul Hwan Jung, Eung Ho Rhee,
Hyung Jin Yoon, Jong Tae Paek, and Hyung Joun Yoo)

요 약

본 논문에서는 CMP의 평탄도를 저하시키는 주된 요인인 Bull's Eye Effects를 줄이기 위한 새로운 CMP 시스템을 제안하였다. 제안한 CMP 시스템의 플레이튼 반경은 12"이다. 이 경우에 대해서 home-made 시뮬레이션 프로그램을 이용하여 제안한 CMP 시스템의 최적 설계조건을 구했다. 그 결과 웨이퍼의 크기가 5", 6", 8", 12"인 경우에 대하여 최적의 설계조건은 웨이퍼가 플레이튼 밖으로 각각 0.09", 0.10", 0.12", 0.14" 나오게 되는 경우이다. 즉, 웨이퍼의 좌우각 부분의 궤적거리를 짧게 하여 Bull's Eye Effects를 줄일 수 있다.

Abstract

A CMP System is newly proposed and analyzed by a home-made computer program. The proposed system is possibly to lower Bull's Eye Effects such that the planarity of a wafer surface using a CMP system can be drastically improved. The optimum conditions for a design of the proposed system are verified using the home-made simulation program. For the proposed CMP system with a 12" diameter of a platen, the optimum design conditions are the 0.09", 0.10", 0.12", and 0.14" clearance from the platen edge for wafer diameters of 5", 6", 8", and 12", respectively. These clear distances such as 0.09", 0.10", 0.12" and 0.14" are optimum lengths of the sample wafers extended from the platen edge. In other words, shorter orbital lengths result in lowering of Bull's Eye Effects.

I. 서 론

VLSI 및 ULSI 등의 초고집적화를 위해서는 패턴의

* 正會員, 東國大學校 電子工學科

(Dept.of Elec. Eng., Dongguk Univ.)

** 正會員, 세트리 研究所

(SETRI)

*** 正會員, 韓國電子通信研究所

(Electronics and Telecommunications Research Institute)

接受日字: 1995年9月28日, 수정완료일: 1996年11月18日

초미세화와 금속 연결선 다층화등의 공정기술이 절실히 요구되고 있다.^[1] 그러나, 패턴의 초미세화를 위한 리소그라피를 위해 짧은 파장의 광원과 큰 NA (Numerical Aperture) 값을 갖는 렌즈를 사용해야 하지만 이 경우 DOF (Depth of Focus)의 감소로 인해 리소그라피가 어려워지는 문제가 발생하게 된다.^[2] 또한, 메탈 다층화를 실현하고자 할 경우 초기 층에서 형성된 단자는 메탈의 층수가 증가되면서 점점 커지는 문제가 생긴다. 따라서, 이러한 다층화 구조에서의 단자를 줄여 초미세패턴의 리소그라피를 용이하게 하기 위한 평탄화 기술은 매우 중요하다.

평탄화 기술에는 Boric Oxide, Resist Etch Back,

Spin on Glass, BPSG Reflow, Dep/Etch, ECR, CMP 등이 있다. 이러한 기술들 중에 CMP(Chemical Mechanical Polishing)는 다른 평탄화 공정기술과 비교할 때, 넓은 면적에 대해 매우 우수한 평탄도와 균일도를 갖고 있는 것으로 보고되고 있다.^[3] 따라서, CMP 기술은 차세대의 초미세화된 반도체 집적회로 제작을 위한 평탄화공정에 있어 핵심기술로 주목받고 있으며, 이에 대한 연구는 점차 본격화되고 있다.

본 논문에서는 CMP의 균일도를 저하시키는 주된 원인중에 하나인 Bull's Eye Effects, 즉, 웨이퍼의 가장자리가 중심부분보다 더 연마되어 중간부분이 불록해지는 현상을 줄일 수 있는 시스템을 제안하였다. 그리고 home-made 프로그램으로 컴퓨터 시뮬레이션을 통해 제안한 시스템의 유용성을 확인하였다.

II. CMP 동작원리와 Bull's Eye Effects

일반적으로 CMP장비는 공정 웨이퍼를 회전시키며 압력을 가하는 웨이퍼 캐리어 (Wafer Carrier) 장치, 연마 패드 (Polishing Pad)와 함께 회전하는 플레이튼 (Platen) 및 연마를 촉진시키기 위한 물리·화학적 청 용매인 슬러리 (Slurry)를 공급하는 장치등으로 구성된다. CMP 공정중에는 웨이퍼 캐리어와 플레이튼을 같은 방향으로 회전시키고 웨이퍼와 연마 패드 사이에 슬러리를 공급하여 연마작용을 촉진시킨다.

그림 1에서 연마의 중요한 변수중의 하나는 연마되는 물체와 연마하는 물체의 상대속도이다. 즉, 웨이퍼 캐리어와 플레이튼과의 상대속도인데 이 상대속도 \vec{V} 는 식 (1)과 같다.

$$\begin{aligned} \vec{V} &= \vec{W}_H \times \vec{R}_H - \vec{W}_p \times (\vec{R}_p + \vec{d}) \\ &= (\vec{W}_H - \vec{W}_p) \times \vec{R}_H - \vec{W}_p \times \vec{d} \end{aligned} \quad (1)$$

여기서 \vec{W}_H 는 웨이퍼 캐리어의 각속도이고, \vec{W}_p 는 플레이튼의 각속도이다. \vec{R}_H 는 웨이퍼 중심점 E의 플레이튼 수직영상점인 E'에서 웨이퍼 임의의 한 점 P의 플레이튼 수직영상점인 P' 까지의 위치 벡터이고 \vec{R}_p 는 플레이튼 중심점 A에서 점 P' 까지의 위치 벡터이다. 이때 \vec{d} 는 플레이튼 중심점 A에서 점 E' 까지의 위치 벡터 \vec{d} 와 \vec{R}_H 의 벡터 합으로 표현된다. 식 (1)에서 \vec{R}_H 항을 제거하면 $|\vec{d}|$ 가 상수이기 때문에 $|\vec{V}|$ 의 값을 상수로 만들 수 있다. \vec{R}_H 항이 0이 되

기 위해서는 $\vec{W}_H = \vec{W}_p$ 이면 된다.^[4] 따라서, 웨이퍼 캐리어와 플레이튼의 각속도가 같으면 웨이퍼상의 모든 점은 플레이튼에 대해 균일한 선속도를 갖게 된다.




그림 1. CMP 운동의 벡터적 해석을 위한 개략도
Fig. 1. A vector Mechanism Diagram of a CMP operation.

Preston's eq.^[5]에서 압력 P와 선속도 V가 일정하다고 가정하면 모든 점에서 Removal Rate이 같게 되어 균일한 연마가 가능하게 된다. 따라서 상대선속도를 상수로 만들어 주는 조건 즉, $\vec{W}_H = \vec{W}_p$ 라는 조건은 매우 중요하다.

상기에서 논의한 바와 같이 선속도와 압력을 최적화시키고 연마하더라도 실제의 연마에 있어서는 Bull's Eye, Rounding, Dishing, Dishing and Rounding 등의 현상이 복합적으로 발생한다. 이러한 요인들에 의해 5~10 % Uniformity가 실제연마공정에서 발생한다.

이러한 균일한 연마를 저해하는 현상 중 Uniformity에 가장 큰 영향을 미치는 요인은 Bull's Eye Effects로써 연마된 웨이퍼의 가운데 부분이 전체적으로 불록해지는 현상이다. 여기서, Uniformity는 식 (2)와 같이 표현된다.

$$\text{Uniformity} = \frac{(\text{Max} - \text{Min})}{2 \times (\text{Avg. Removed})} \quad (2)$$

III. Bull's Eye Effect 감소를 위한 System

Bull's Eye Effects를 줄이기 위해서는 웨이퍼 바깥쪽의 상대선속도 또는 압력을 줄여야 한다. 그러나, 웨이퍼의 각 점마다 상대선속도 또는 압력을 다르게 준

다는 것은 사실상 불가능하다. 상대선속도를 줄이는 방법은 웨이퍼 캐리어와 플레이튼의 RPM을 정확히 조절해야 하고, 압력의 경우에는 특정 부분만의 압력을 달리 해주어야 하기 때문이다. 본 논문에서는 이와 같은 방법과는 달리 궤적거리를 다르게 하여 Bull's Eye Effects를 줄이는 방법을 제안한다.

Preston's eq.을 다르게 표현하면,

$$dR = K_p P dS \quad (3)$$

가 된다. 즉, 상대이동거리에 연마된 양이 비례함을 의미하며, 본 논문에서는 식 (3)의 dS 에 변화를 주는 설계를 하였다. 그림 3은 이러한 시스템의 개략도로써 웨이퍼의 일부분이 플레이튼 밖으로 나가게 하여 플레이튼 한쪽에 있는 부분과 바깥쪽부분간의 궤적거리에 차이가 있도록 설계하였다. 또한 웨이퍼의 한 쪽 끝이 플레이튼 중심에 오도록 하여 시스템의 크기도 줄일 수 있도록 하였다. 여기서 플레이튼의 반지름은 12" 웨이퍼까지 연마할 수 있도록 12"로 하였다.

그림 2에서 웨이퍼의 점B와 점C의 궤적 거리의 차는 플레이튼 중심과 웨이퍼 중심 사이의 길이 d 의 함수이기 때문에 Uniformity를 개선하기 위해서는 5~10 % 줄어들 궤적거리를 갖도록 하는 d 를 결정하는 것은 매우 중요하다.




그림 2. Bull's Eye Effects를 줄이기 위한 설계된 CMP장비의 개략도

Fig. 2. A designed CMP system for reduction of Bull's Eye Effects.

그림 3은 궤적을 구하기 위한 해석도이다. 여기서 θ_p , θ_H 는 각각 같은 시간동안에 플레이튼과 웨이퍼가 회전한 각이며, d 는 플레이튼 중심과 웨이퍼 중심 사이의 거리이고, r 은 웨이퍼위에서 임의의 점과 웨이퍼 중심 사이의 거리이다. 위치에 따른 궤적거리를 구하기 위한

그림 3의 해석도에서 궤적의 x축의 증분 dx 와, y축의 증분 dy 는 다음과 같이 표현된다.




그림 3. CMP 장비의 운동을 해석하기 위한 해석도
Fig. 3. An analysis Diagram of CMP Mechanism

$$\begin{aligned} dx(t) &= x(t+dt) - x(t) \\ &= [d \cos \left(\frac{W_p (t+dt)}{60} \right) \\ &\quad + r \cos \left(\frac{(W_H - W_p) (t+dt)}{60} \right)] \\ &- [d \cos \left(\frac{W_p t}{60} \right) + r \cos \left(\frac{(W_H - W_p) t}{60} \right)] \end{aligned} \quad (4)$$

$$\begin{aligned} dy(t) &= y(t+dt) - y(t) \\ &= [d \sin \left(\frac{W_p (t+dt)}{60} \right) \\ &\quad - r \sin \left(\frac{(W_H - W_p) (t+dt)}{60} \right)] \\ &- [d \sin \left(\frac{W_p t}{60} \right) - r \sin \left(\frac{(W_H - W_p) t}{60} \right)] \end{aligned} \quad (5)$$

$$dS = \sqrt{[dx(t)]^2 + [dy(t)]^2} \quad (6)$$

$$S = \sum dS \quad (7)$$

결국, 식 (7)로써 궤적거리 S 가 구해진다. 식 (4),(5)의 dt 를 더 작게 하면 더 정확한 결과를 얻을 수 있으므로 $dt = 0.001$ sec로 하여 컴퓨터 시뮬레이션 하였다.

그림 4는 5" 웨이퍼인 경우 웨이퍼 중심과 플레이튼 중심 사이 거리의 변화에 따른 웨이퍼 최외각부분의 궤적거리 시뮬레이션 결과이다.

그림 4에서 $d=9.5"$ 이후의 곡선부분은 웨이퍼가 플레이튼 밖으로 나와 있는 경우이며, 그 이전의 직선부

분은 웨이퍼가 플레이튼 안쪽에 있는 경우의 채적거리의 변화이다. 그림 2에서 웨이퍼 점 B의 채적거리가 점 C의 채적거리보다 10 % 이내의 값을 가지게 되는 웨이퍼 중심과 플레이튼 중심간의 거리 d 를 찾으면 된다. 그림 4를 분석해 보면 5" 웨이퍼의 경우 d 가 9.59" 일 때 즉, 웨이퍼가 0.09" 플레이튼 밖으로 나올 경우이다. 또한, 시뮬레이션 결과 웨이퍼의 크기가 6", 8" 및 12"인 경우의 설계 최적 조건을 웨이퍼가 플레이튼 밖으로 최소한 0.1", 0.12", 및 0.14" 나와야 한다.




그림 4. 5" 웨이퍼인 경우의 채적거리
Fig. 4. An orbital length of a 5" wafer.




그림 5. 웨이퍼의 지름에 따른 웨이퍼가 플레이튼 밖으로 나온 길이
Fig. 5. A Diameter of Wafer vs. an extended length from the edge of a wafer.

그림 5는 웨이퍼의 크기에 따른 플레이튼 밖으로 나온 최적의 웨이퍼의 길이다. 웨이퍼의 직경에 대해 선형화된 값을 보여준다. 즉, 웨이퍼의 직경을 DW, 웨이퍼가 플레이튼 밖으로 나오는 최적의 길이를 OL이라 하면 다음과 같은 식이 그림 9에서 유도된다.

$$OL = 0.0075DW + 0.054 \quad (8)$$

식 (8)과 같이 일정한 거리를 플레이튼 밖으로 나가게 함으로써 웨이퍼 최외각 부분의 채적거리를 감소시킬 수 있음을 컴퓨터 시뮬레이션으로 확인할 수 있었

다. 이 채적거리의 감소는 결국 웨이퍼 외곽부분의 연마량을 감소시켜 Bull's Eye Effects를 줄일 수 있다.

IV. 결 론

본 논문에서는 CMP장비의 Bull's Eye Effects를 줄일 수 있는 웨이퍼 크기에 따른 최적 조건을 찾기 위해 연구하였다. 웨이퍼의 바깥쪽 부분이 플레이튼 밖으로 나가도록 CMP장비를 설계하여 웨이퍼 외곽의 채적거리를 줄여서, Bull's Eye Effects를 줄일 수 있는 최적의 설계조건을 시뮬레이션 검토하였다. 최적설계조건은 웨이퍼의 크기가 각각 5", 6", 8", 12" 일 경우 웨이퍼가 플레이튼 밖으로 나가는 최적거리는 0.09", 0.10", 0.12", 0.14"이다. 이 경우 바깥쪽 부분의 채적거리는 10% 줄어든다. 본 논문에서의 Bull's Eye Effects를 줄이기 위한 CMP 시스템의 설계 및 시뮬레이션 결과는 새로운 CMP 장비의 설계 및 공정 조건 확립에 있어 정확한 요소가 되리라 기대된다. 또한 In-Situ Monitoring 장비의 접적화에도 도움이 되리라고 기대된다.

※ 본 연구는 한국전자통신연구소의 차세대 반도체선 행기초기술연구사업의 지원에 의해 연구되었음.

참 고 문 헌

- [1] P. Singer, "Chemical-Mechanical Polishing : A New Focus on Consumables", *Semiconductor International*, pp. 48-53, Feb. 1994.
- [2] Larry F. Thomption, Introduction to Microlithography 2nd. ed., *American Chemical Society*, 1994.
- [3] Technical Symposium on CMP 1994, Produced by Semiconductor Equipment and Materials International, Sep. 27, 1994.
- [4] W.J.Patrick, W.L.Guthrie, C.L.Standley and P.M.Schiable, "Application of CMP to the Fabrication of VLSI Circuit Interconnections," *J. Electrochem. Soc.*, vol. 138, no. 6, pp. 1778-1784, 1991.
- [5] S.Sivaram, et al., "Measurement and Modelling of Pattern Sensitivity during

Chemical Mechanical Polishing of Interlevel Dielectrics," *CMP Seminar*, Westech

Systems Inc. pp. 88-94.

저자 소개



鄭秉勳(準會員)

1971년 12월 30일생. 1995년 동국대학교 물리학과 학사. 1995년 ~ 현재 동국대학교 대학원 전자공학과 석사과정 재학중. 주관심분야는 CMP 장비 및 CMP 공정을 이용한 반도체 소자 제작에 관

한 연구등

李鎮九(正會員) 第 31 卷 第 1 號 參照.

현재 동국대학교 전자공학과 교수



鄭喆煥(正會員)

1969년 1월 20일생. 1994년 동국대학교 물리학과 학사. 1994년 ~ 현재 동국대학교 대학원 전자공학과 석사과정 재학중. 주관심분야는 GaAs PM-HEMT 설계 및 제작에 대한 연구 등

李應鎬(正會員) 第 32 卷 第 12 號 參照.

현재 동국대학교 박사과정



尹亨鎮(正會員)

1950년 2월 10일생. 1972년 서울대학교 전기공학과 학사. 1982년 Geogia Tech. 재료공학 석사. 1987년 Geogia Tech. 재료공학 박사. 1974년 ~ 1979년 우양산업 기술과장. 1980년 Anderson

& Beck Co. Technical Manager. 1987년 ~ 1989년 GTRI Research Associate. 1989년 ~ 1994년 한국전자통신연구소 책임연구원. 1994년 ~ 현재 (주) 세트리 연구소 대표이사. 주관심분야는 반도체 패키징, Process Modelling 등

白鍾泰(正會員) 第 33 卷 第 2 號 參照.

현재 한국전자통신연구소 책임연구원



俞炳瀓(正會員)

1953년 5월 30일생. 1979년 서울대학교 물리학과 학사. 1990년 KAIST 물리학과 석사. 1994년 KAIST 물리학과 박사. 1974년 ~ 1977년 군복무. 1979년 ~ 1982년 국방과학연구소 연구원.

1983년 ~ 현재 한국전자통신연구소 선임연구원/책임연구원. 주관심분야는 리소그라피, 반도체소자/공정, 전계방출소자, MEMS 등