

실리콘 식각 공정시 발생하는 격자결함 관찰 및 제거동향 연구

원대희 · 이주훈 · 김지형 · 염근영 · 이주욱* · 이정용*

성균관대학교 재료공학과

*한국과학기술원 전자재료공학과

Lattice Damage Produced during Silicon Etch Process and Its Recovery Phenomena

Dae-Hee Weon, Ju-Hoon Lee, Ji-Hyung Kim, Geun-Young Yeom,

Ju-Wook Lee* and Jung-Yong Lee*

Department of Materials Engineering, Sung Kyun Kwan University, Suwon 440-746, Korea

*Department of Electronic Materials Engineering, Korea Advanced Institute of Science and Technology,
Taejon 305-701, Korea

초록 차세대 소자고립구조로서 연구되고 있는 trench isolation 공정 등에는 실리콘 식각이 요구되며 실리콘 식각 공정중에는 반응성 이온에 의해 격자결함이 발생할 수 있다. 이와같이 생성된 결함은 소자의 전기적 성질을 열화시키므로 열처리를 통하여 제거하여야만 한다. 따라서 본 연구에서는 Ar, Ar/H₂ 플라즈마로 격자결함을 인위적으로 발생시켜 200°C ~ 1100°C 질소분위기에서 30분간 열처리에 따른 생성된 격자결함의 소거거동을 관찰하였다. 실리콘 표면의 물리적인 결함의 변화는 투과전자현미경을 이용하여 관찰하였고, 손상된 실리콘 표면에 Schottky 다이오드를 제작하여 I-V, C-V 특성을 측정하므로써 잔류하는 전기적인 손상의 정도를 평가하였다. Ar으로 식각한 경우에는 1100°C 30분간 열처리한 결과 모든 격자결함이 제거되나 Ar/H₂로 식각한 경우에는 격자결함이 완전히 제거되지 않고 (111) 적층결함이 남아있었다.

Abstract As a device isolation structure for the next generation integrated circuit, trench isolation could be utilized. In case of trench isolation, silicon is etched anisotropically and, during the etch process, silicon surface is subjected to lattice damage due to the reactive ions. In this study, we investigated the generation of lattice damage and the effects of annealing on the behavior of lattice damage caused by Ar and Ar/H₂ plasma etching. Physical damage near the silicon surface was observed by transmission electron microscope (TEM). Electrical damage was evaluated by exploring the current-voltage(I-V) and capacitance-voltage(C-V) characteristics of Schottky diodes made from the etched and annealed silicones. For Ar etch, almost all defects are eliminated by 1100°C annealing. But for Ar/H₂ etch, (111) stacking faults are not perfectly eliminated by 1100°C annealing.

1. 서 론

현재 반도체 집적회로소자의 절연방법으로 가장 많이 사용되고 있는 소자고립방법인 LOCOS(LOCal Oxidation of Silicon) 방법은 소자의 크기가 submicron로 감소함에 따라 Polysilicon Buffered LOCOS(PBL)¹⁾와 같은 방법으로 발전하여 bird's beak를 감소시키고 channel stop encroachment를 최소화하는데 큰 역할을 하고 있으나 deep submicron MOS

소자에 대해서는 LOCOS 방법에 근간을 둔 방법이 bird's beak를 완전히 제거시킬 수는 없으므로 궁극적으로는 부적절한 방법이 될 것으로 사료된다. LOCOS를 대치하는 deep submicron 소자의 isolation 방법으로 가장 많이 연구되고 있는 방법으로는 shallow trench²⁾로서 비교적 얇은 두께의 실리콘을 식각하고 SiO₂-Si계면 성질을 유지시키기 위하여 얇은 산화막을 trench벽에 성장시킨 후 절연물질로 trench 안을 채우는 구조이다. Trench 안을

채운 후에는 실리콘기판을 편평하게 하기 위하여 평탄화 작업을 하게 된다.

Shallow trench isolation 구조를 사용함으로써 bird's beak이 완전히 제거되고 또한 channel stop 불순물의 재분포가 감소될 수 있으므로 LOCOS보다 작은 isolation 간격을 유지시킬 수 있게 된다. 또한 구조적으로 완전히 편평한 표면을 이룰 수 있게 된다. 이외에 LOCOS에서 소자의 크기가 감소함에 따라 발생되는 submicron 지역의 field oxide thinning³⁾ 문제도 발생되지 않고 LOCOS 구조에서 발생되는 narrow channel effect⁴⁾도 제거되어 channel 폭에 따른 임계전압도 일정하게 된다.

이와 같은 shallow trench isolation을 사용함으로써 submicron CMOS 소자에 적용시 많은 이점을 가져다 주지만, 공정상 여러가지 문제점이 존재하고 이에 대한 연구가 현재 진행되고 있는 실정이다^{5~8)}. Shallow trench isolation 구조에서의 발생할 수 있는 문제점 중의 한가지가 공정중 실리콘 식각시 발생하는 격자결합과 오염이다⁹⁾. 특히 격자결합과 오염은 shallow trench 식각 공정과 이후 산화공정에서 발생할 수 있고 이러한 격자결합과 오염은 소자의 절연성질에 큰 영향을 주게된다.

본 연구에서는 shallow trench isolation을 위한 실리콘 식각 공정 중에 발생될 수 있는 격자결합을 관찰하고 또한 이를 열처리함에 따라 이 생성된 결합이 소거되는 열처리 온도 및 시간을 측정하며 또한 식각 공정 중에 발생된 격자결합이 열처리 공정중에 소거 혹은 변화하는 과정을 관찰함으로써 실제의 실리콘 식각 공정 중 발생할 수 있는 격자결합을 이후의 공정에서 효율적으로 제거할 수 있는 소거공정을 개발하는데 연구의 목적을 두었다.

2. 실험 방법

실리콘 식각

실리콘 표면에 격자결합을 형성하기 위하여 Ar 및 Ar/H₂를 이용하여 유도결합형 플라즈마^{10~11)} 공정장비로 inductive power 200W, bias power는 300W를 가하여 bias voltage가 -750~-950 Volt가 얻어지는 조건에서 n-형 (100) 실리콘 웨이퍼를 10분간 식각하였다. 본 연구에서 Ar을 이용하여 격자결합을 형성시키므로써 실리콘 식각시 이온에 의해 생성

되는 물리적 결합이 이후 단계인 열처리 공정에서 제거되는 상황을 연구하고자 하였으며 일부 시편에서 Ar/H₂를 사용함으로써 실리콘 식각시 사용개스로 수소를 포함한 HBr이나 CHF₃를 사용하는 경우 식각 가스에 포함된 수소가 실리콘 격자결합에 미치는 영향¹²⁾을 이해하고자 하였다.

본 연구에서 사용한 열처리는 200~1200°C 까지 사용할 수 있는 Minibrute사의 3 zone furnace를 이용하여 열처리하였으며 200~1100°C 사이의 각 온도에서 질소분위기로 30분간 열처리하여 격자결합의 변화를 관찰하였다. 열처리 전 모든 시편은 Piranha 세정(H₂SO₄+H₂O₂, 4:1 90°C, 10분)을 거치고 HF 용액(HF:H₂O, 1:10, 1분)으로 잔류산화물을 제거하였다.

실리콘 식각 및 열처리에 따른 격자결합 분석

앞에서 설명된 방법으로 실리콘 식각 및 열처리된 실리콘은 물리적인 격자결합의 측정방법으로 투과전자현미경을 이용하여 실리콘 표면을 직접적으로 관찰하여 실리콘 표면에 존재하는 격자결합의 유무와 종류를 관찰하였다. 실리콘 식각 및 열처리에 따른 전기적인 결합의 측정 방법으로 실리콘 표면에 Schottky 다이오드를 형성하여 다이오드 I-V 특성의 누설전류 변화를 측정하였으며, C-V 특성 측정을 통하여 실리콘 표면에 결합이 존재하는 깊이를 측정하였다. Schottky 다이오드를 제조하기 전 실리콘 표면의 전처리로서 앞서 사용한 Piranha 세정(H₂SO₄+H₂O₂, 4:1 90°C, 10분)으로 잔류유기물을 제거하고 HF 용액(HF:H₂O, 1:10, 1분)으로 잔류산화물을 제거하였다.




Fig. 1. Schematic diagram of Au-Schottky diode.

하였다. 제조된 Schottky 다이오드의 개략도를 Fig. 1에 나타내었다.

Schottky diode는 증착기로 shadow mask를 사용하여 실리콘 표면에 지름이 1mm 약 1000 Å 정도 두께로 금을 증착하여 정류성 접촉을 형성하였고, 저항 접촉은 실리콘 뒷면에 마스크 없이 약 2000 Å의 알루미늄을 증착하여 형성하였다.

3. 결과 및 고찰

식각 및 열처리에 따른 격자결합의 물리적 관찰

식각조건으로서 식각시 결합발생을 유도하기 위하여 ICP power 200Watt, bias power 300Watt의 조건에서 Ar/H₂ 및 Ar 가스를 이용하여 약 10분간 플라즈마에 노출시켰으며 이때 Ar의 경우에는 -750Volt, Ar/H₂의 경우에는 -950Volt의 bias 전압에 의하여 웨이퍼가 이온 충돌을 받고 있는 조건을 사용하였다.

식각가스로서 Ar만을 사용하여 플라즈마에 10분간 노출시킨 시편의 투과전자현미경 사진을 Fig. 2에 나타내었다. 그림에서 보는 바와같이 표면과 약 55°의 기울기를 보이는 희미한 긴 막대형태의 (111) 적층결합과 표면부근에 검게 보이는 많은 점결합과 짧은 막대형태 결합 주변에 명암차이를 동반한 결합이 관찰됨을 알 수 있다. 이와같은 투과전자현미경의 결과로서 Ar 이온 충돌에 의해 실리콘



Fig. 2. Cross-sectional TEM micrograph of silicon surface etched using Ar plasma.

표면이 많이 손상을 받았음을 알 수 있으며 점결합은 약 250 Å 정도 깊이까지 존재하고 (111) 적층결합은 약 2000 Å의 깊이까지 침투된 것을 알 수 있다.

위와 같이 Ar이온에 의해 생성된 격자결합을 400°C 30분간 질소분위기하에서 열처리한 후에는 실리콘 표면에 존재하는 검은색의 띠로 나타나는 점결합의 두께가 열처리전의 약 250 Å에서 400°C 열처리에 의해 약 50 Å 정도의 두께로 감소함을 알 수 있으나 (111) 적층결합과 같은 면결합은 더욱 뚜렷하게 됨을 알 수 있었다. 또한 이 (111) 적층결합은 깊이가 1000 Å되는 지역내에 밀집하여 존재하고 일부는 약 2000 Å까지 침투되어 있음을 알 수 있었다. 또한 다른 부분에서는 실리콘 표면과 약 25°를 이루는 (311)의 적층결합도 관찰할 수 있었다. 이와같은 적층결합의 종류는 실리콘 표면과 이루는 각도로서 알 수 있는데, 실리콘 표면은 (100)면이므로 이들 적층결합과 실리콘 표면이 이루는 각도로서 그 적층결합의 종류를 알 수가 있다. 즉,

$$\cos \theta = \frac{u \cdot h + v \cdot k + w \cdot l}{\sqrt{u^2 + v^2 + w^2} \cdot \sqrt{h^2 + k^2 + l^2}}$$

여기서 θ 는 실리콘 표면과 이루는 각도, (uvw) 는 실리콘 표면의 면으로

$$(100)$$

(hkl) 은 면결합의 지수

로부터 (111) 적층결합의 경우는 54.7°, (311) 적층결합의 경우는 25.2°가 얻어진다. 400°C 열처리 시편에서는 표면과 54.7°를 이루는 (111) 적층결합과 25.2°를 이루는 (311) 적층결합이 관찰됨을 알 수 있었다.

위의 Ar이온으로 식각한 시편을 800°C, 30




Fig. 3. Cross-sectional TEM micrograph of silicon surface annealed at 800°C for 30min after Ar plasma etching.

분간 질소분위기 하에서 열처리 한 시편에 대하여 투과전자현미경으로 관찰한 결과를 Fig. 3에 나타내었다. 그림에서 보듯이 표면에 밀집되어 있던 점결합의 존재는 이제 더이상 관찰되고 있지 않으며 이와 동시에 면결합도 거의 제거되어 있음을 알 수 있다. 관찰 영역에서 약 500 Å의 깊이에 단 하나의 (111) 적층결합이 관찰되고 있을 정도로 감소되어 있음을 알 수 있다. 이와같이 800°C로 열처리한 시편에 대한 고분해능 투과전자현미경 결과를 보게되면 표면은 약 4~5 원자층의 요철(roughness)을 나타내고 있음을 알 수 있으며 표면에는 원자배열이 약간 흰 형태로서 결합이 거의 없는 깨끗한 원자배열을 하고 있음을 알 수 있다. 반면 일부의 지역에서는 표면에 전위를 지니고 내부에는 (100) 적층결합 형태의 결함이 관찰됨을 알 수 있다. 따라서 800°C 30분간의 질소분위기 열처리로는 Ar이온으로 형성된 표면결합이 완전히 제거되지 않음을 알 수 있다.

Ar/H₂ 가스 조합을 이용하여 유사한 조건에서 실리콘을 식각하였으며 이때 발생한 격자결합을 투과전자현미경을 이용하여 관찰하였다. Fig. 4에 Ar/H₂ 가스 조합을 이용하여 식각한 실리콘표면의 투과전자현미경 결과를 나타내었다. 실리콘 표면으로부터 약 4000 Å 정도 깊이까지 (111) 적층결합이 존재함을 알 수 있고, (111) 적층결합의 최대 길이는 3000 Å 정도이다. 그리고 표면으로부터 약 800




Fig. 4. Cross-sectional TEM micrograph of silicon surface etched using Ar/H₂ plasma.

Å 정도까지 결합이 밀집되어 있는 것을 알 수 있다. Ar/H₂ 가스 조합을 이용하여 식각한 실리콘을 400°C에서 30분간 열처리한 시편에 대한 투과전자현미경 결과에서는 Ar으로 유사한 bias power에서 같은 시간동안 식각한 실리콘 표면에 비해서 뚜렷한 (111) 적층결합이 형성되어 있고 또한 격자결합의 정도도 많은 것을 알 수 있다. 표면에 존재하는 점결합의 깊이는 약 200 Å 정도이고 표면에서 3000 Å의 깊이까지 최대길이 약 2800 Å 정도의 (111) 적층결합이 넓게 퍼져있음을 볼 수 있었고, 표면부근에는 짧은 (111)과 (311) 적층결합이 존재하고 약 850 Å 정도의 깊이에 뚜렷한 (100) 적층결합도 관찰된다. 다른 부위의 실리콘 표면에서는 적층결합 주위에 원형 형태의 변형장(strain field)이 형성되어 있는 것을 볼 수가 있다. 고분해능 투과전자현미경을 이용하여 Ar/H₂로 식각후 400°C 30분간 열처리한 실리콘에 대하여 생성된 결함을 원자단위로 관찰한 결과 표면으로부터 약 500 Å 깊이에서 보이는 (111) 적층결합을 관찰할 수 있었고 (111) 적층결합은 (111) 면을 따라 원자배열의 뒤틀림을 볼 수 있으며 단일 원자층이 아닌 몇 층의 원자층안에 적층결합이 존재하는 것으로 추측된다. (311) 적층결합을 원자단위로 관찰한 결과 (311) 적층결합은 대부분 표면에서 가까운 지역에서 관찰되고 있다. 표면과의 각도는 약 25°를 이루고 있으며 원자의 뒤틀림을 역시 관찰할 수 있다. (311) 적층결합보다는 좀더 깊은 위치에서 관찰되는 (100) 적층결합 역시 실리콘 표면에 수직인 방향인 [100] 방향으로 원자의 뒤틀림을 관찰할 수 있다. Fig. 5에 (311) 적층결합의 고분해능 투과전자현미경 사진을 나타내고 있다.

Fig. 6은 Ar/H₂로 식각한 실리콘을 800°C로 30분간 질소분위기하에서 열처리한 실리콘에 대하여 투과전자현미경으로 관찰한 결과로서 표면에의 점결합은 Ar으로 식각후에 800°C로 열처리한 실리콘과 같이 거의 완전히 제거되고 있음을 알 수 있다. 또한 400°C로 열처리한 실리콘 표면과 비교할 때 표면의 (111) 적층결합의 밀도도 많이 감소하고 있음을 알 수 있다. 반면 Ar으로 식각한 실리콘과 비교할 때 아직 많은 표면결합이 존재하고 있음을




Fig. 5. High-resolution TEM micrograph of (311) stacking fault.



Fig. 6. Cross-sectional TEM micrograph of silicon surface annealed at 800°C for 30min after Ar/H₂ plasma etching.

알 수 있으며 그 깊이는 400°C에서 관찰한 긴 막대형태의 (111) 적층결합이 존재하는 깊이와 같은 3000 Å의 깊이에서 계속적으로 존재하고 있어 긴 적층결합은 800°C 30분간의 열처리로는 제거되지 않음을 알 수 있다. Fig. 6에서 좌측상단의 꼬불꼬불한 선은 전위로서 표면이 회복되는 과정에서 점결합이 집중되어 생성된 결합으로 사료된다.

식각 및 열처리에 따른 결합 변화의 전기적 측정

Ar 및 Ar/H₂로 식각하고 이후 200–1000°C 온도영역에서 질소분위기로 30분간 열처리 함에 따라 변화하는 격자결합의 정도를 전기적으로 측정하고자 하였으며 Schottky 다이오드를 이용하여 전압변화에 따른 누설전류⁽¹³⁾와 축전량⁽¹⁴⁾을 측정하였다.




Fig. 7. Reverse saturation currents of Schottky diodes from Ar and Ar/H₂ plasma etched silicones.

Fig. 7은 앞의 Ar과 Ar/H₂에 의하여 실리콘을 식각하고 또한 열처리한 실리콘 표면위에 Schottky 다이오드를 제조한 후 HP4145B를 이용하여 측정한 누설전류를 나타낸다. Fig. 7에서 Ar으로 식각한 직후의 경우에는 식각을 하지 않은 시편인 기준시편의 누설전류와 비교할 때 약 10⁵ 정도가 높은 누설전류를 보이고 이 누설전류는 열처리 온도가 증가함에 따라 기준시편의 누설전류 값에 가까워 점을 알 수 있다. 반면 800°C의 열처리 후에도 식각한 실리콘의 누설전류는 기준시편의 누설전류 값으로 감소하고 있지는 않음을 알 수 있다. Ar/H₂로 식각한 경우에는 400°C 까지는 누설전류가 점점 증가하다가 400°C 이상에서부터 다시 점점 감소함을 나타내는데 이와같은 현상은 식각시 사용되는 수소가 실리콘 표면에 침투하여 일부 결합을 passivation 함으로써 나타나는 현상으로 설명할 수 있다. 즉, 열처리 전의 투과전자현미경 사진에서는 Ar로 식각한 경우보다 Ar/H₂로 식각한 시편이 격자결합이 많음에도 불구하고 누설전류가 낮게 나타나다가 400°C까지 열처리하면서 점점 수소가 실리콘 표면 밖으로 빠져나오면서 누설전류가 점점 증가하며 수소가 완전히 빠져나오는 400°C 이상에서부터는 다시 감소함을 나타내는 것으로 사료된다⁽¹⁵⁾. Ar/H₂로 식각한 실리콘의 경우에는 1000°C까지 열처리를 하였음에도 불구하고 누설전류 값이 기준




Fig. 8. $1/C^2$ -V characteristics of Schottky diodes from the silicon etched by Ar/H_2 and annealed at each temperature.

시편의 누설전류 값과는 차이가 남을 알 수 있다.⁹ 그러므로 Ar 으로 식각한 시편의 경우에는 800°C , Ar/H_2 로 식각한 시편의 경우에는 1000°C 열처리한 경우에도 격자결함이 완전히 제거되지 않았음을 보여주고 있다.

Ar/H_2 로 식각 및 열처리한 실리콘에 대하여 C - V 특성을 관찰하였으며 이에 대한 결과를 Fig. 8에 나타내었다. 그림에서 $1/C^2$ vs 전압으로부터 다음의 관계식에 의해 불순물의 비활성화 정도를 알 수 있다. 즉, 아래의 식

$$N_t = \frac{2}{qK\epsilon_0 A^2 [d(1/C^2)/dV]}$$

여기서, N_t : 유효 불순물 농도,

A : 다이오드 면적,

K_s : 반도체의 유전상수,

ϵ_0 : 진공투자율

으로부터 $1/C^2$ -전압 그래프에서의 기울기가 유효 불순물 농도와 반비례하게 된다. 다시 말해 불순물의 농도가 작을수록 기울기가 커지게 된다. Fig. 8에서는 열처리 온도가 높은 시편의 경우가 열처리 하지 않은 시편의 경우와 비교하여 기울기가 변화하는 전압의 절대값이 점점 감소하고 있는 것을 알 수 있다. 따라서 열처리 온도가 증가함에 따라서 재료 내의 손상된 깊이가 점점 감소하는 것으로 나타난다. 그러나 800°C 의 온도로 30분간 열처리하여도 어느 정도의 실리콘 표면은 불순물이 비활성화된 상태¹⁵⁾로 존재하는 것을 알 수 있다.




Fig. 9. $1/C^2$ -V characteristics of Schottky diodes from the silicon annealed at 800°C after Ar/H_2 plasma etching

Ar/H_2 로 식각한 실리콘에 대해서 800°C 에서 30분부터 2시간까지 열처리하고 이들에 대하여 $1/C^2$ vs 전압을 측정하였으며 이를 Fig. 9에 나타내었다. 그림에서 보는 바와 같이 열처리 시간이 증가함에 따라 기울기가 변화하는 전압의 절대값이 감소하여 표면결함의 깊이가 감소하는 것으로 사료되나 2시간 열처리로는 아직 완벽한 실리콘 표면의 회복이 이루어지지 않고 있는 것으로 추측된다. 이 $1/C^2$ vs 전압을 유효 불순물 농도 vs 깊이로 환산한 그림을 Fig. 10에 나타내었다. 그림에서 보듯이 800°C 에서 30분간 열처리한 실리콘




Fig. 10. Dopant concentration in depth from the silicon surface annealed at 800°C after Ar/H_2 plasma etching.

의 경우는 약 $1.25\mu\text{m}$ 의 깊이까지 실리콘 표면손상이 존재하고 2시간 열처리한 경우 표면손상이 약간 줄어든 약 $0.5\mu\text{m}$ 의 깊이까지 표면손상이 존재하는 것을 알 수 있다.

완전한 결합제거를 위한 열처리

전기적 성질 측정 및 투과전자현미경 관찰로부터, 실리콘 표면에 발생한 격자결함은 Ar으로 식각한 경우에는 800°C , Ar/H₂로 식각한 시편의 경우에는 1000°C 30분간 열처리한 경우에도 격자결함이 완전히 제거되지 않음을 알 수 있었다. 그러므로 생성된 격자결함의 제거용이성을 알아보기 위하여 1100°C 에서 30분간 열처리를 수행하였다.

질소분위기 30분간 1100°C 에서 열처리를 한 후에 투과전자현미경으로 격자결함을 관찰한 결과, Ar으로 식각한 시편에 대해서는 격자결함이 완전히 제거됨을 알 수 있으며, Ar/H₂으로 식각한 시편의 경우에는 (111) 적층결함이 관찰영역에서 아직도 적으나마 관찰됨을 알 수 있었다. 각각의 경우를 Fig. 11, 12에 나타내었다. Fig. 11은 Ar으로 식각한 시편의 1100°C 열처리한 후의 고분해능 투과전자현미경 사진으로 원자열이 거의 깨끗하고 격자결함이 존재하지 않는 것을 볼 수 있고, Fig. 12에서는 Ar/H₂로 식각한 시편의 1100°C 열처리 한 후의 투과전자현미경 사진으로 실리콘 표면에 식각시 생성된 (111) 적층결



Fig. 11. High resolution TEM micrograph of silicon surface annealed at 1100°C for 30min after Ar plasma etching.



Fig. 12. Cross-sectional TEM micrograph of silicon surface annealed at 1100°C for 30min after Ar/H₂ plasma etching.

함이 열처리로 제거되지 않고 그래도 존재하는 것을 볼 수 있다. 결과적으로, 1100°C 열처리 한 후에 Ar으로 식각시 생성된 결함이 완전히 제거되었지만, Ar/H₂로 식각한 경우에는 완전한 결합 제거가 이루어지지 못하였다. 결과적으로 수소에 의해 생성된 다원자층을 함유한 긴 (111) 적층결함은 1100°C 열처리를 통하여도 완전히 제거되지 않는 것으로 나타났다.

4. 결 론

Ar 및 Ar/H₂를 이용하여 식각한 실리콘을 투과전자현미경으로 관찰한 결과 점결함과 (111), (311), 그리고 (100) 적층결함이 표면부근에서 관찰되고 이 중 (111) 적층결함의 침투 깊이가 제일 깊고 결합 수도 제일 많이 존재하였다. Ar/H₂를 사용한 경우가 Ar만을 사용하여 식각한 경우보다 물리적 결함이 많았다. 이들 결함은 열처리 온도가 증가함에 따라서 감소하였으며 800°C 의 열처리에서 모든 점결함은 제거되나 적층결함은 완전히 제거되지 않고 잔류하였다.

Schottky 다이오드의 누설전류를 측정한 결과 800°C 로 열처리하여도 식각을 하지 않은

기준시편의 누설전류 값에 비해서 높은 누설전류를 나타내어 전기적 손상이 800°C에서도 제거되지 않고 있음을 반영하고 있었다. 수소첨가의 효과에 대해서는 앞의 투과전자현미경 결과에서 수소첨가에 따라 더욱 많은 결함이 관찰됨에도 불구하고 200°C 열처리까지는 Ar 식각 시편에 비해 누설전류의 감소를 나타내어 수소의 실리콘 격자결합에 대한 passivation 효과가 있음을 확인할 수 있었다.

$1/C^2$ vs 전압의 불순물 비활성화정도를 통하여 실리콘 표면의 손상 깊이 측정의 척도로 사용하였으며 열처리 온도가 증가됨에 따라 실리콘 표면 손상이 제거되나 800°C 30분의 열처리만으로는 충분하지 않은 것으로 측정되었다. 이를 2시간까지 연장하여 $1/C^2$ vs 전압을 측정한 결과 계속적인 결합감소에 대한 경향을 보여주었으나 완전히 제거된 상태는 아니었다.

완전한 격자결합 제거를 위해 1100°C 30분간 열처리한 결과 Ar으로 식각한 경우에는 모든 격자결합이 제거되나 Ar/H_2 로 식각한 경우에는 (111) 적층결합은 완전히 제거되지 않았다.

참 고 문 헌

- Roy L. Maddox, Viju K. Mathews, and Pierre C. Fazan, *Semicond. Sci. Technol.* **8**, 2143(1993)
- K. Blumenstock, J. Theisen, P. Pan, J. Dulak, A. Ticknor, and T. Sandwick, *J. Vac. Sci. Technol. B*, **54**(1994)
- J. W. Lutze, A. H. Perera, and J. P. Krusius, *J. Electrochem. Soc.*, Vol. **137**, 1867(1990)
- S. Wolf, *Silicon Processing for the VLSI Era*, Vol. 3, p.222, Lattice Press, Sunset Beach, California(1995)
- Takeshi Hamamoto, *Appl. Phys. Lett.* **58**(25), 2952(1991)
- A. Kassam, C. Meadowcroft, C. A. T. Salama, and Ratnam, *J. Electrochem. Soc.*, Vol. **137**, 1613(1990)
- Tieer Gu, O. O. Awadelkarim, S. J. Fonash, J. F. Rembetski, and Y. D. Chan, *J. Electrochem. Soc.*, Vol. **141**, 3230(1994)
- Stephen J. Fonash, *J. Electrochem. Soc.*, Vol. **137**, 3885(1990)
- C. S. Oehrlein, R. M. Tromp, J. C. Tsang, Y. H. Lee, and E. J. Petrillo, *J. Electrochem. Soc.*, Vol. **132**, 1441(1985)
- D. Flamm, *Solid State Technol.*, March, 47(1991)
- M. C. Vella, *Solid State Technol.*, September, 95(1990)
- R. G. Frieser, F. J. Montillo, N. B. Zingerman, W. K. Chu, and S. R. Mader, *J. Electrochem. Soc.*, Vol. **130**, 2237(1983)
- X. C. Mu, S. J. Fonash, A. Rohatgi, and J. Reiger, *Appl. Phys. Lett.* **48**(17), 1147(1986)
- O. S. Nakagawa, S. Ashok, and J. K. Kruger, *J. Appl. Phys.* **69**(4), 2057(1991)
- X. C. Mu, S. J. Fonash, B. Y. Yang, K. Vedam, A. Rohatgi, and J. Rieger, *J. Appl. Phys.* **58**(11), 4282(1985)
- J. M. Heddleson, M. W. Horn, and S. J. Fonash, *J. Electrochem. Soc.*, Vol. **137**, 1960(1990)