

다결정 $\text{Si}_{1-x}\text{Ge}_x$ 박막 증착에 관한 연구(II) 증착변수에 따른 표면거칠기, 결정립크기 및 전기적성질 변화

이승호, 어경훈, 소명기

강원대학교 재료공학과, 춘천, 200-701

A study on the Poly- $\text{Si}_{1-x}\text{Ge}_x$ thin film deposition (II) Variation of surface roughness, grain size and electrical property with deposition parameters

Seoung Ho Lee, Kyoung Hoon Er and Myoung Gi So

Department of Material Engineering, Kangwon National University, Chuncheon 200-701, Korea

요 약 증착변수(온도, 압력, Ge조성) 변화에 따라 증착된 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 결정성 및 결정립크기 그리고 표면거칠기 변화와 이러한 결과들이 비저항에 미치는 영향에 대해 살펴보았다. 증착온도와 Ge조성이 증가함에 따라 결정화도와 결정립크기가 증가하였으며 증가된 결정립에 의해 비저항값은 감소하였으나 표면거칠기가 증가하였다. 한편 증착압력 증가에 따라 결정화도는 증가했으나 결정립크기와 cluster 크기가 감소하였는데 이러한 결정립과 cluster 크기 감소에 의해 표면거칠기가 감소하였다. 또한 증착압력 증가에 따라 결정화도와 비저항은 증가하였으나 결정립크기와 cluster 크기가 작아져 표면거칠기가 감소하였다. 결정화도와 결정립크기가 비저항에 미치는 영향을 볼때, 결정화도 보다는 결정립크기가 비저항에 더욱 영향을 줌을 알 수 있었다.

Abstract* In this work, we have investigated the change of surface roughness, grain size and crystallinity of Poly- $\text{Si}_{1-x}\text{Ge}_x$ films deposited with the variation of deposition parameters (temperature, pressure, Ge composition) and the effect of these results on the electrical resistivity. The crystallinity and the grain size were increased with increasing deposition temperature and Ge composition. Also, the electrical resistivity was decreased by enhanced grain size, while the surface roughness was increased. With increasing deposition

pressure, the crystallinity was increased, but the grain size and the cluster size were decreased, by which the surface roughness was decreased. And the electrical resistivity was increased. Based on the effect of the crystallinity and the grain size on the electrical resistivity, it was founded that the electrical resistivity was depend on the grain size rather than the crystallinity.

1. 서 론

최근에 TFT 활성층으로 Si에 Ge이 첨가됨으로서 channel 이동도가 다결정 Si TFT 보다 우수하고, 빠른 막성장 속도와 저온공정의 용이성을 갖는 다결정 $\text{Si}_{1-x}\text{Ge}_x$ alloy가 다결정 Si 대체용으로 새롭게 부각되고 있다[1]. 이와같은 $\text{Si}_{1-x}\text{Ge}_x$ 막의 이동도를 증가시키기 위한 방법으로 결정립을 증가시켜 결정립계를 감소시키려는 방법에 대한 연구가 활발히 진행되고 있다. TFT의 활성층으로 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 을 연구한 대부분의 연구자들은 비정질 형태의 $\text{Si}_{1-x}\text{Ge}_x$ 박막을 증착시킨 후 결정립크기 증가를 위해 열처리공정을 통해 다결정의 $\text{Si}_{1-x}\text{Ge}_x$ 을 얻음으로서 전기적특성이 향상된다고 보고하였다[2-3]. 그러나 열처리를 통한 $\text{Si}_{1-x}\text{Ge}_x$ 막의 결정립크기 증가에 대한 연구는 장시간 열처리 과정으로 인해 대화면화에 부적합하고 열예산에 있어 단가가 높게되는 단점이 있다. 그러므로 실제적으로 TFT-LCD에 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 을 적용시키기 위해서는 열처리공정 없이 직접 다결정 형태의 $\text{Si}_{1-x}\text{Ge}_x$ 박막 증착에 관한 연구가 필요하다고 생각된다. 그러나 이러한 직접 다결정 형태의 $\text{Si}_{1-x}\text{Ge}_x$ 박막 증착에 있어 증착 후 높은 이동도를 얻기 위해서는 큰 결정립이 요구된다. 일반적으로 막 증착 공정을 통해 큰결정립을 얻기 위해서는 높은 증착온도가 요구되는데 이로 인해 결정립크기는 증가하나, 증가된 결정립에 의해 표면거칠기

가 나빠지는 경향이 있어 전하이동도가 저하된다고 보고되고 있다. Yamanaka[4]와 Uchida 등에[5] 의하면 증착된 다결정 Si막의 표면거칠기가 불량할 경우 전도 carrier들의 이동이 표면 근처에서 일어남으로 표면 scattering이 발생하여 전도 carrier들의 이동을 방해하고 이동도를 감소시킴으로 전기 전도도를 저하시키는 요인이되며, 이와같은 막 위에 얇은 게이트 유전박막을 증착시킬 경우 표면에서의 불균일한 증착으로 인해 누설전류가 증가하여 전기적특성이 나빠지는 단점을 보고하였다. 이와같이 실제적으로 트랜지스터 작동에 있어 전기적특성은 표면근처의 반전층에 의해서 전하이동도가 이루어지므로 게이트절연막과 활성층 사이에 평탄한 계면을 얻는것이 매우 중요한 관점으로 부각되고 있다. 그러므로 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 이동도를 증가시키기 위해서는 증착변수에 따른 결정립크기와 표면거칠기에 대한 연구가 필요하다. 그러나 현재까지 직접 다결정 형태의 $\text{Si}_{1-x}\text{Ge}_x$ 박막 증착에 있어 증착변수에 따른 결정립크기와 표면거칠기 변화에 대한 연구는 보고되지 않다. 따라서 본 연구에서는 활성층으로 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 박막을 증착변수(온도, 압력, Ge 조성) 변화에 따라 증착시키고자 하며 증착후 이동도에 영향을 미치는 결정립크기 및 표면거칠기 변화의 근본적인 원인을 살펴보고 이와같은 결과들이 전기적성질에 미치는 영향등에 대해 알아보하고자 한다.

2. 실험 방법

본 실험에서는 시편으로 4" oxidized P-type(100)Si wafer를 3 cm × 3 cm로 절단하여 사용하였으며, 반응 gas로는 5%SiH₄(95%Ar), 7%GeH₄(93%H₂)를 사용하였다. 시편을 RTCVD chamber내에 장입시켜 고순도 N₂ 가스로 수회 purging한 후 turbo pump를 이용하여 초기진공을 1 × 10⁻⁶ torr 이하로 유지시켰으며, 진공도가 1 × 10⁻⁶ torr 이하로 떨어졌을때 MFC를 통해 증착시키고자 하는 반응 gas를 흘려 원하는 증착압력과 온도에서 실험을 행하였다. Si_{1-x}Ge_x박막 증착전에 oxidized wafer의 SiO₂와 GeH₄와의 선택적 반응을 저지하기 위해 buffer layer로서 Si을 수 nm 증착한 후 Si_{1-x}Ge_x박막을 증착하였으며 증착후 시편을 진공분위기에서 상온까지 냉각하였다. 증착변수로는 온도(500~600°C), SiH₄:GeH₄입력비(2:0.3~2:1), 압력(3~10 torr)을 변화시켜 Si_{1-x}Ge_x박막을 증착시킨 후 온도, 입력비 그리고 압력 변화에따른 결정립크기와 표면거칠기 변화등을 관찰하였으며 증착된 모든 Si_{1-x}Ge_x박막의 두께는 2000 Å 이었다. 증착된 다결정 Si_{1-x}Ge_x박막의 두께측정은 α-step을 이용하였으며 α-step 측정을 위한 step은 질산과 불산이 혼합된 에칭 용액에 wet 에칭하여 제조하였다. 또한 결정성을 평가하기 위해 X-선회절 분석을 행하였으며, 표면거칠기 및 cluster 크기를 측정하기위해 AFM(atomic force microscopy)분석을 행하였다. 표면거칠기는 식(1, 2)을 근거로한 software에 의하여 측정되었다.

$$R_1 = \frac{1}{L} \cdot \int f(x) dx \quad (1)$$

x : 주사선 L상의 좌표

f(x) : 평균 높이에 대한 표면에 대한 표면 높이의 X에 따른 변화

L : 주사시작 위치와 주사종료 위치간의 길이

$$R(s) = \frac{R_1(L) + R_2(L) + R_3(L) \cdots + R_{20}(L)}{20} \quad (2)$$

X, Y축 각각 10개의 선을 등간격으로 그려 각각 R(L)을 구한 후, 그 값을 선 수로 나눈 평균값을 취하여, 표면거칠기 값인 RMS(root mean square)값으로 나타내었으며 이때 scan 범위는 3 μm × 3 μm 이었다. 본 연구에서는 증착된 다결정 Si_{1-x}Ge_x박막의 전기적성질 중에 비저항을 측정하였으며 비저항측정을 위해 VEECO사의 four-point probe를 이용하였고, 미세조직 및 결정립크기의 변화를 관찰하기위해 Jeol사의 TEM을 이용하였으며 가속전압 200 KeV인 조건에서 명시야상과 암시야상을 분석하였다. 시편은 HF+D.I water 용액에 담구어 놓은 후 기판의 oxide막을 녹여 떠오르는 Si_{1-x}Ge_x막을 건져내는 lift-off 방식을 이용하여 준비하였다.

3. 결과 및 고찰

증착변수 변화에따라 증착된 다결정 Si_{1-x}Ge_x박막의 결정성 및 결정립크기 그리고 표면거칠기 변화를 알아보고 이러한 결과들이 비저항에 어떠한 영향을 미치는지 알아보고자 한다.

3.1. Ge 조성의 영향

Fig. 1에 증착압력 3 torr, 증착온도 550°C인 조건에서 증착된 Si_{1-x}Ge_x박막의 Ge조




Fig. 1. XRD pattern and (111) peak FWHM of $\text{Si}_{1-x}\text{Ge}_x$ as a function of Ge composition at 550°C.

성 변화에 따른 X-선 회절패턴 분석과, 분석된 peak에서 (111) peak의 반가폭(FWHM)을 나타내었다. 분석결과, Ge조성이 증가함에 따라 (111), (220), (311) peak들의 intensity가 증가하였고 (111) peak의 반가폭이 감소함을 알 수 있었다. 이와같은 결과로부터 Ge조성이 증가함에 따라 $\text{Si}_{1-x}\text{Ge}_x$ 막의 결정화도가 증가하는 것을 알 수 있는데 Lin 등에[6] 의하면 Ge 원자들은 증착시 표면이동도가 크기때문에 $\text{Si}_{1-x}\text{Ge}_x$ 막의 결정화도를 증진시키며 결정성장을 용이하게 하므로 Ge가 많이 결합될수록 결정화도를 증진시킬 수 있다고 하였다. 따라서 본 결과에서도 Ge조성 증가에 따라 증착과정에서 Ge 원자들의 표면이동도 증가에 의해 결정화도를 증진시켜 나타난 결과로 생각된다. Fig. 2에 Ge조성 증가에 따른 $\text{Si}_{1-x}\text{Ge}_x$ 막의 표면거칠기값을 나타내었으며 Ge조성 증가에 따라 표면거칠기값이 증가함을 알 수 있다. Fig. 3에 Ge조성 증가에 따른 결정립 및 cluster 크기 변화를 나타내었다. 그림에서 보는바와같이 Ge조성이 증가함에 따라 결정립과 cluster 크기가 증가했음을 알 수 있다. Ge조성 증가에 따른




Fig. 2. RMS and peak-to-peak surface roughness as a function of Ge composition at 550°C.




Fig. 3. Variation of grain and cluster size with Ge composition at 550°C.

결정립 및 cluster크기 증가에 대한 결과를 비교해보면 cluster와 결정립크기 변화는 서로 비슷한 경향을 나타내고있으며 cluster크기가 증가할때 결정립크기도 증가함을 알 수 있다. 따라서 cluster크기에 의해 그 안에 존재하는 결정립의 크기를 간접적으로 확인할 수 있다고 생각된다. Fig. 4에 Ge조성에 따른 $\text{Si}_{1-x}\text{Ge}_x$ 막에서의 비저항값을 나타내었으며 Ge조성 증가에 따라 비저항값이 감소함을 알 수 있었다. 이상과같은 Ge조성 증가에 따른 $\text{Si}_{1-x}\text{Ge}_x$ 막의 XRD, AFM, TEM 그리고 비저항 분석결과를 종합해보면 다음과 같다.




Fig. 4. Variation of resistivity with Ge composition at 550°C.




Fig. 6. AFM 3D surface morphologies. (a) 525°C (b) 550°C (c) 570°C (d) 600°C.




Fig. 5. XRD pattern and (111) peak FWHM of $Si_{1-x}Ge_x$ film as a function of temperature.

다결정 $Si_{1-x}Ge_x$ 증착에 대한 핵생성과 성장 과정은 Ge가 첨가됨에 따라 Ge 원자들의 표면이동도가 크기 때문에 핵생성과 막의 결정화도를 증진시키므로[7] 결국 Ge조성 증가에 따라 결정화도가 증가하였으며, 증가된 결정화도에 의해 결정립크기가 증가한 것으로 생각된다. 따라서 Ge조성 증가에 따른 결정립크기 증가는 비저항값을 감소시키는 반면 증가된 결정립크기에 의해 표면거칠기가 증가하는 것으로 생각된다.




Fig. 7. RMS surface roughness as a function of deposition temperature.

3.2. 증착온도의 영향

Fig. 5에 증착압력 3 torr, 두께 2000 Å 그리고 Ge조성 0.54인 조건에서 증착온도 변화에 따라 증착된 $Si_{1-x}Ge_x$ 박막에서의 X-선 회절패턴과 (111) peak의 반가폭을 나타내었다. 그림에서 보는바와 같이 증착온도 증가에 따라 (111) peak intensity가 증가했으며, (111) peak의 반가폭이 감소하였는데 이것은 온도증가에 따라 결정화도가 우수해짐을 알 수 있다. 그러나 525°C에서는 (111) peak의 형태가 비정질과 결정이 혼합되어 있는 형태를 보이고 있다. Fig. 6은 증

착온도 변화에 따른 AFM 3D image 분석결과로서 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 표면형상을 보여주고 있으며 Fig. 7에 증착온도 증가에 따른 표면거칠기값을 나타내었다. 525°C를 제외한 각 온도범위에서 3차원적으로 성장된 island 형태의 cluster들이 나타남을 알 수 있으며 525°C에서는 cluster의 형태가 희미하게 나타남을 알 수 있는데 이는 Fig. 5의 XRD 분석에서 보여주듯이 $\text{Si}_{1-x}\text{Ge}_x$ 박막 내에 비정질과 결정들이 혼재되어 있어 나타나는 현상으로 생각된다. 또한 Fig. 7에서 보는바와같이 온도증가에 따라 표면거칠기값이 증가함을 알 수 있다. Figs. 8, 9에 증착온도 증가에 따른 TEM plan-view와 결정립 및 cluster 크기를 나타내었다. Fig. 8의 TEM plan-view로부터 525°C에서 결정과 비정질이 혼재되어 있음을 확인할 수 있었으며, 온도 증가에 따라 결정립 내부에 쌍정(twin)과 같은 결함이 존재함을 보여주고 있다. 또한 온도 증가에 따라 결정립크기가 증가하고 있으며 실제적으로 결정립 측정결과 Fig. 9에 나타냈듯이 온도 증가에 따라 결정립크기가 35 nm에서 170 nm로 증가함을 알 수 있었다. Fig. 10에 증착온도 증가에 따른 비저항값 변화를 나타내었으며 증착온도 증가에 따라 비저항값

이 감소함을 알 수 있다. 이상과같이 일정한 Ge 조성에서 증착온도 증가에 따른 결정립크기 증가는 XRD 분석결과에서도 나타났듯이 온도 증가에 따른 결정화도 증가에 의한 것으로 사료되며 결정립크기 증가에 의해 비저항값의 감소를 가져온 것으로 생각된다. 반면 증가된 결정립크기에 의해 표면거칠기값은 증가하였다.

3.3. 증착압력의 영향

Fig. 11에 증착온도 550°C, $\text{SiH}_4:\text{GeH}_4$ flow ratio 2:0.7인 조건에서 증착압력 변화에 따라 증착된 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 X-선 회절




Fig. 9. Variation of grain and cluster size with deposition temperature.




Fig. 8. Plan-view TEM micrographs. (a) 525°C (b) 550°C (c) 570°C (d) 600°C.




Fig. 10. Variation of resistivity with deposition temperature.

패턴과 (111) peak의 반가폭을 나타내었다. 증착압력 증가에 따라 (111) peak intensity는 거의 차이가 없으나 (111) peak의 반가폭은 증착압력 증가에 따라 감소한 것으로 보아 결정화도가 좋아졌음을 알 수 있다. 이와 같이 증착압력 증가에 따라 (111) peak intensity에 큰 차이가 나타나지 않음에도 불구하고 (111) peak의 반가폭 감소는 증착압력 증가에 따른 Ge 조성 변화로 생각되며 증가된 Ge에 의해 결정화도가 증가하여 나타난 결과로 사료된다. 실제로 증착압력 증가에 따른 Ge 조성 분석결과 0.54~0.63으로 Ge 조성이 증가함을 알 수 있었다. Fig. 12에 증착압력 변화에 따라 증착된 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 표면거칠기를 나타내었으며 증착압력 증가에 따라 표면거칠기값이 감소함을 알 수 있다. Fig. 13은 압력변화에 따른 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 결정립과 cluster 크기 변화를 보여주는 것으로 증착압력 증가에 따라 결정립크기가 80 nm~40 nm로 감소하였으며 cluster 크기도 감소함을 알 수 있었다. Fig. 14에 증착압력 변화에 따른 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 표면형상을 AFM 3D image로 나타내었으며 Fig. 13에




Fig. 11. XRD pattern and (111) peak FWHM of $\text{Si}_{1-x}\text{Ge}_x$ film as a function of pressure at 550°C.

서 보듯이 실제적으로 압력 증가에 따라 cluster 크기가 감소했음을 보여주고 있다. 이와 같이 압력 증가에 따른 cluster 크기 감소는 Fig. 13에 나타냈듯이 결정립크기의 감소를 가져오는 것으로 생각된다. Fig. 15는 증착압력 증가에 따른 비저항값 변화를 나타낸 것으로 증착압력이 증가함에 따라 비저항값이 증가하였다. 이상과 같은 결과를 볼 때 증착압력 증가에 따라 Ge 조성 증가에 의해 결정화도는 증가했으나 결정립크기와 cluster 크기가 감소하였는데 이러한 현상은 다음과 같이 설명할 수 있다. $\text{Si}_{1-x}\text{Ge}_x$ 막 증착 초기에 일정




Fig. 12. RMS surface roughness as a function of pressure at 550°C.




Fig. 13. variation of grain and cluster size with pressure at 550°C.




Fig. 14. AFM 3D surface morphologies at 550°C. (a) 3 torr (b) 7 torr (c) 10 torr.

온도에서 낮은 압력에서는 핵생성밀도가 감소되어 핵이 어느정도 커진후에야 합병이 일어나므로 표면은 큰 cluster 형상을 갖는 것으로 생각되며, 압력이 증가함에 따라 증착표면에 Si 및 Ge의 flux가 증가함으로 많은 표면흡착원자에 의해 핵생성밀도가 높아져 핵이 작아도 핵끼리의 합병(coalescence)이 일어나므로 빠른 결정성장에 의해 결정화도는 증가하나 표면형상은 조그만 cluster 형상을 갖는 것으로 사료된다[8]. 이러한 결정립과 cluster 크기 감소는 결과적으로 표면거칠기값을 감소시킴을 알 수 있다. 또한 증착압력 증가에 따라 결정화도가 증가하여 비저항값이 감소할 것으로 예상되었으나 증착압력 증가에 따라 결정립크기가 작아져 비저항값이 증가한 것으로 보아 실제로 비저항에 영향을 미치는 것은 결정화도 보다는 결정립크기를 알 수 있었다.

4. 결 론




Fig. 15. Variation of resistivity with pressure at 550°C.

증착변수(온도, 압력, Ge조성) 변화에 따라 증착된 다결정 $\text{Si}_{1-x}\text{Ge}_x$ 박막의 결정성 및 결정립크기 그리고 표면거칠기 변화와 이러한 결과들이 비저항에 어떠한 영향을 미치는지 알아본 결과 다음과같은 결론을 얻을 수 있었다.

1) Ge조성 증가에 따라 결정화도가 증가하였으며, 증가된 결정화도에 의해 결정립크기가 증가하였다. 또한 Ge조성 증가에 따른 결정립크기 증가는 비저항값을 감소시키는 반면 증가된 결정립크기에 의해 표면거칠기값은 증가하였다.

2) 증착온도가 증가함에 따라 결정화도와 결정립크기가 증가하였으며 증가된 결정립크기에 의해 비저항값은 감소 하였으나 표면거칠기값은 증가하였다.

3) 증착압력 증가에 따라 Ge조성 증가에 의해 결정화도는 증가했으나 결정립크기와 cluster 크기가 감소하였는데 이러한 결정립과 cluster 크기 감소에 의해 표면거칠기값이 감소하였다. 또한 증착압력 증가에 따라 결정화도가 증가하여 비저항값이 감소할 것으로 예상되었으나 증착압력 증가에 따라 결정립크기가 작아져 비저항값은 오히려 증가하였다.

참 고 문 헌

- [1] T.J. King, K.C. Saraswat and J.R. Pfiester, IEEE Electron Devices Lett. 12(11) (1991) 584.
- [2] T.J. King and K.C. Saraswat, in International Electron Devices Meeting, Tech. Dig. (1991) 567.
- [3] T.J. King and K.C. Saraswat, IEEE Electron Device Letters 41(9) (1994) 1581.
- [4] T. Yamanaka, IEEE Electron device letters 17 (1996) 178.
- [5] H. Uchida, K. Takechi, S. Nishida and S. Kaneko, Jap. J. of Appl. Phys. 30 (1991) 3691.
- [6] H.C. Lin, C.Y. Chang, W.H. Chen, W.C. Tsai, T.C. Chang, T.G. Jung and H.Y. Lin, J. Electrochem. Soc. 141(9) (1994) 2559.
- [7] J.A. Tsai, J. Electrochem. Soc. 142 (9) (1995) 3220.
- [8] K.E. Violette, M.C. öztürk, K.N. Christensen and D.M. Maher, J. Electrochem. Soc. 143(2) (1996) 649.