

SiO₂ 기판 위에 증착된 Co/Hf 이중층의 계면반응

권영재 · 이종무 · 배대록* · 강호규*

인하대학교 금속공학과

*삼성전자 반도체연구소 LS 공정개발

Interfacial Reaction of Co/Hf Bilayer Deposited on SiO₂

Youngjae Kwon, Chongmu Lee, Dae-Lok Bae* and Ho-Kyu Kang*

Department of Metallurgical Engineering, Inha University, Incheon 402-751

*LS Process Development Semiconductor R&D Center, Samsung Electronics

(1998년 4월 28일 받음, 1998년 6월 26일 최종수정본 받음)

초 록 self-aligned silicide (salicide) 제조시 CoSi₂의 에피택셜 성장을 돕기 위하여 Co와 Si 사이에 내열금속층을 넣은 Co/내열금속/Si의 실리사이드화가 관심을 끌고 있다. Hf 역시 Ti와 마찬가지로 이러한 용도로 사용될 수 있다. 한편, Co/Hf 이중층 salicide 트랜지스터가 성공적으로 만들어지기 위해서는 spacer oxide 위에 증착된 Co/Hf 이중층이 열적으로 안정해야 한다. 이러한 배경에서 본 연구에서는 SiO₂ 기판 위에 증착한 Co 단일층과 Co/Hf 이중층을 급속열처리할 때 Co와 SiO₂ 간의 계면과 Co/Hf와 SiO₂ 간의 계면에서의 상호반응에 대하여 조사하였다. Co 단일층과 Co/Hf 이중층은 각각 500°C와 550°C에서 열처리한 후 면저항이 급격하게 증가하기 시작하였는데, 이것은 Co 층이 SiO₂와의 계면에너지를 줄이기 위하여 응집되기 때문이다. 이 때 Co/Hf의 경우 열처리 후 Hf에 의하여 SiO₂ 기판이 일부 분해됨으로써 Hf 산화물이 형성되었으나, 전도성이 있는 HfSi_x 등의 화합물은 발견되지 않았다.

Abstract Silicidation of the Co/refractory metal/Si system in which the refractory metal is used as an epitaxy promoter for CoSi₂ has recently received much attention. Hf can also be used as an epitaxy promoter like Ti. On the other hand, the Co/Hf bilayer must be thermally stable at high temperatures for a Co/Hf bilayer salicide transistor to be fabricated successfully. In this work the interfacial reaction of the Co/SiO₂ and the Co/Hf/SiO₂ interfaces were investigated when the Co single layer and the Co/Hf bilayer on the SiO₂ substrate were rapid-thermal annealed. The sheet resistances of both the Co and the Co/Hf bilayer increased substantially after annealing at 500 and 550°C, respectively, which is due to the agglomeration of the Co layer to reduce the interface energy between the Co layer and the SiO₂ substrate. In the Co/Hf/SiO₂ system Hf oxide was found to be formed as a result of the reaction between Hf and SiO₂ but a conducting material such as HfSi_x was not found after annealing.

1. 서 론

티타늄이나 텅스텐 등의 내열금속과 실리콘의 화합물인 실리사이드(silicide)는 도펀트를 주입한 실리콘에 비해 비저항이 훨씬 더 낮아서 반도체 소자의 contact이나 interconnection 재료로 널리 사용되고 있다.^{1,2)} 그 중 특히 티타늄 실리사이드는 MOS (metal oxide semiconductor) 트랜지스터의 게이트와 소스/드레인 전극을 동시에 실리사이드화 하는 셀리사이드(self-aligned silicide) 공정에의 적용이 가능하여, 소자의 크기가 지속적으로 줄어드는 추세에도 불구하고 RC delay time을 낮추어 전체적인 작동속도를 크게 향상시킬 수 있다.³⁾ 이러한 티타늄 실리사이드를 이용한 일반적인 셀리사이드 공정순서는 다음과 같다. 먼저 MOS 트랜지스터 위에 티타늄 박막을 증착한다. 이 금속막은 실리사이드가 형성되는 전극부외에도 필드 산화물층(field oxide)과 게이트 양쪽 끝에 있는 스페이서(oxide side-wall spacer) 위에도 증착되게 된다. 이어서 700°C

이하의 저온에서 1차 열처리를 실시하여 실리콘이 노출된 전극부에 실리사이드를 형성하고, 산화물 위에 반응하지 않고 남은 티타늄 층을 선택적으로 제거한다. 그리고 최종단계로 800-900°C에서 한번 더 열처리하여 안정한 티타늄 실리사이드층을 형성한다.⁴⁾ 그런데 티타늄은 실리콘에 비하여 산화성향이 훨씬 더 크다. 따라서 실리사이드화 열처리 중 산화물과 반응하여 반응부산물인 그 위에 남을 수 있다. 이러한 반응부산물이 형성되면 미반응 금속층의 선택적 에칭시 이들이 제대로 제거되지 않을 가능성이 크며, 그밖에 금속원자들이 산화막내에서 확산하여 셀리사이드 트랜지스터의 전기적 특성을 크게 악화시키는 문제를 일으킬 수 있다.⁵⁾ 즉, 티타늄 셀리사이드 제조과정중 500°C 이상의 온도에서 열처리할 때 티타늄과 SiO₂ 간에 반응이 일어나 전도성의 TiO_x나 TiSi_x 등의 화합물이 생성될 가능성이 높는데, SiO₂ 상의 Ti를 선택적으로 제거할 때 이들 화합물들이 완전히 제거되지 않으면, 소스나 드레인과 게이트간에 전기적으로 short를 일으킬 수 있다.^{4,6)} 이것은 스페이서

위에 잔류한 이 화합물들이 소스나 드레인과 게이트간을 전기적으로 연결시켜 줄 수 있기 때문이다. Ti 뿐만 아니라 Hf 등의 다른 내열금속의 경우에도 SiO₂를 자발적으로 환원시켜 고온에서 내열금속 실리사이드를 생성함으로써 이러한 문제가 일어날 수 있다.

이러한 티타늄 실리사이드 외에도 다른 내열금속 실리사이드들에 비해 비교적 낮은 비저항과 고온에서 도펀트들과 화합물을 잘 형성하지 않는 특성으로 인하여 코발트 실리사이드에 대한 연구가 활발히 이루어지고 있다.⁷⁾ 특히 코발트 실리사이드는 좁은 선폭에서도 균일한 형성이 가능하고, 건식에칭에 대한 내성이 크다는 등의 장점으로 인해 앞으로 소자의 양산에 널리 사용될 것으로 전망된다.^{8,9)} 그런데 코발트 실리사이드는 이와 같은 장점을 갖추었음에도 불구하고 셀리사이드 공정에 적용될 때 티타늄의 경우와는 달리 자발적으로 산화물층을 환원시킬 수 없으므로, 열처리가 진행됨에 따라 계면에서의 반응이 불안정하게 일어나는 문제가 있다. 이와 관련하여 최근 코발트와 실리콘 기판 사이에 티타늄 또는 hafnium 등의 내열금속을 이중층으로 증착하여 실리콘 단결정 기판과 에피텍셀 관계를 갖는 매끈한 계면의 코발트 실리사이드를 형성하는 방법이 개발되었다.^{10~12)}

그런데 이렇게 금속들을 이중층으로 증착시킬 경우 실제 공정에서는 실리사이드가 형성될 단결정 실리콘이 노출된 부분 뿐만 아니라 실리콘 산화물층도 이들 이중금속층과 만나게 됨으로써 앞에서 언급하였던 문제가 일어날 가능성이 높다. 이에 대해서 Ti와 SiO₂ 간의 반응에 관해서는 지금까지 여러 사람들에 의하여 보고되었으나,^{5,13~15)} Hf와 SiO₂간의 반응에 관해서는 아직 거의 보고된 바 없다. 또한, Co/Ti 이중층과 SiO₂에 관해서는 간단히 보고된 바 있으나,^{16,17)} Co/Hf/SiO₂의 계면에서 일어나는 현상에 관해서는 아직 전혀 보고된 바 없다. 본 연구에서는 SiO₂ 기판상에 스퍼터링법으로 증착한 Co 단일층과 Co/Hf 이중층 박막의 계면 반응을 조사함으로써 Co/M 이중층 셀리사이드 공정 개발을 위한 기초 자료를 제공하고자 한다.

2. 실험 방법

먼저 (100)Si 웨이퍼를 1100°C에서 열산화하여 300nm 두께의 SiO₂막을 성장시켰다. 그 위에 스퍼터링법을 사용하여 Co 단일층과 Co/Hf 이중층을 각각 형성하였다. 이러한 이중층 구조는 스퍼터 챔버 내에서 SiO₂ 막 위에 Hf 막을 먼저 증착하고 계속하여 Co 막을 증착함으로써 형성한 것이다. 증착한 박막의 두께는 Hf가 8-10nm이었으며, Co는 항상 28nm로 일정하게 하였다. 이 때 스퍼터 챔버내의 초기 진공도는 5×10⁻⁴torr 수준이었으며, 막증착시의 진

공도는 3-6mtorr를 유지하였다. 이 시편들을 2×10⁻⁵torr의 RTA 장비 내에서 330-700°C 사이의 여러 온도에서 가열하여 30초간 RTA 처리하였다. 이와 같이 준비된 시편들에 대해 4 point probe를 사용하여 면저항을 측정하고, glancing angle XRD (CuKα, λ=1.54056 Å)를 사용하여 RTA 열처리후에 생성된 상들을 분석하였다. 또한, AES depth profiling에 의하여 시편 표면으로부터의 깊이 에 따른 조성의 변화를, 그리고 AFM (Atomic Force Microscopy)을 통하여 표면의 morphology 변화를 조사하였다.

3. 결과 및 고찰

3.1 SiO₂ 기판 위의 Co 단일층

SiO₂ 기판상에 증착시킨 Co 단일층과 Co/Hf 이중층들을 여러 온도에서 열처리한 다음 측정된 면저항값들을 표 1에 보였다. 여기서 >10,000로 표기된 것은 저항값이 본 논문에서 사용한 4-point probe의 측정한계 보다 더 큰 경우이다. 두 경우 모두 증착직후 (as-deposited)에 비해 열처리 온도가 증가함에 따라 어떤 온도까지는 면저항이 점차 낮아지는 경향을 보인다. 이것은 이 온도까지는 열처리가 진행됨에 따라 증착 금속막이 결정질화되고 그 결정립 크기가 성장하기 때문이다. 이러한 열처리에 따른 증착막의 결정화는 다음의 XRD 스펙트럼으로부터 더 확실히 알 수 있다.

그림 1은 SiO₂ 기판 위에 Co 단일층을 증착하고 330-800°C의 온도구간에서 열처리한 시편들의 XRD 분석결과들이다. 증착직후에는 거의 비정질 상태이던 Co 증착층들이 열처리가 진행됨에 따라 결정상으로 바뀌는 경향을 보인다. 그러나 이와 같이 증착된 금속막들의 결정화가 진행됨에 따라 계속 낮아지던 면저항이 500°C에서 갑자기 급상승했는데, 이러한 면저항 급증의 원인으로는 다음과 같은 몇 가지 가능성을 생각할 수 있다. 먼저, Co는 Si보다 산화성이 더 낮으므로 Co와 SiO₂ 간 반응은 자발적으로 일어나지 못한다. 이것은 그림 2의 Co-Si-O의 상태도에서도 알 수 있는데, Co와 SiO₂ 간에 존재하는 tie line은 이 온도에서 그 둘 사이에 어떠한 반응도 일어나지 않으며 서로 안정하게 공존할 수 있음을 의미한다. 그리고 그림 1의 XRD 스펙트럼에서도 관찰할 수 있듯이 이 온도 전후에서 별다른 변화가 관찰되지 않는다. 그러므로 이러한 면저항의 변화는 그 둘간의 반응에 기인한 것으로는 생각되지 않는다. 면저항이 다른 새로운 상이 형성되는 경우 외에 표면 morphology가 변함으로써 면저항에 변화가 생길 수 있다. 그림 3은 동일 시편에 대해 여러 온도에서 열처리함에 따라 변화

Table. 1 Sheet resistances (Ω/\square) of Co and Co/Hf structures on SiO₂

	as depo.	330°C	420°C	500°C	550°C	600°C	700°C
Co/SiO ₂	20.9	10.3	10.1	>10,000	-	>10,000	>10,000
Co/Hf/SiO ₂	42	-	-	8.5	>10,000	>10,000	>10,000




Fig. 1. The XRD spectra of Co/SiO₂ sample after rapid thermal annealing for 30sec




Fig. 2. The ternary phase diagram of (a) Co-Si-O and (b) M-Si-O at 700-1000°C⁽⁹⁾

하는 표면의 roughness (표준편차, RMS)와 그 morphology의 변화를 함께 보여주는 그림이다. 330°C에서의 열처리 후 표면 morphology는 매우 미세한 결정립들로 구성된 평탄한 상태를 보여준다. 그러나 420°C에서의 열처리 시 표면의 거칠기가 조금씩 증가하기 시작하여, 500°C에서는 막의 응집이 상당히 진행되어 표면이 급격하게 거칠어졌음을 알 수 있다. 이와 같이 고온열처리 시에 막의 응집이 일어나는 것은 계면에너지를 줄임으로써 전체 계의 에너지를 낮추려는 경향 때문인데, 산화막과의 친화력이 약한 금속에서 볼 수 있는 전형적인 현상이다.¹⁸⁾ 그러므로 표 1에서 Co 단일층의 경우 500°C에서의 열처리 후 면저항이




Fig. 3. The AFM surface morphology and standard deviation of roughness of Co/SiO₂ samples as a function of various annealing temperatures

크게 증가한 것은 이 온도에서 Co 막의 응집이 빠르게 진행되어 표면이 몹시 거칠어지고, 막의 연속성이 파괴되었기 때문으로 생각된다.

3.2 Co/Hf 이중층 구조와 SiO₂ 간의 상호반응

그림 4는 Co/Hf/SiO₂ 시편을 500-650°C 사이의 온도




Fig. 4. The XRD spectra of the Co(28nm)/Hf(8nm)/SiO₂ after RTA annealing at various temperature for 30sec




Fig. 5. The XRD spectra of Hf/SiO₂ sample after rapid thermal annealing for 30sec

범위에서 열처리한 후의 XRD 스펙트럼들이다. Co/Hf/SiO₂의 경우에도 Co 단일층과 마찬가지로 Co의 피크가 상당히 크게 발달해 있다. 그러나 Hf 중간층에 의해 Co/SiO₂ 구조에서는 볼 수 없었던 Hf 산화물이나 Co-Hf 간의 화합물 피크가 관찰된다.

그림 2에 나타내었듯이 Hf는 Zr처럼 M-Si-O의 삼원계 상태에서 금속 산화물이 가장 지배적인 상이다.²²⁾ 이것은 금속이 SiO₂와 접하고 있을 때 열처리후 그 반응생성물이 금속산화물이나 실리사이드 중 어느 한 쪽으로 치우치지 않고 그때의 각각의 조성에 따라서 생성상이 결정되었던 Ti와도 다른 모습이다.¹⁹⁾ Hf와 SiO₂간에는 안정한 tie line이 존재하지 않으며, SiO₂가 Hf에 의해 분해될 때는 따라서 주로 Hf 산화물이 형성되게 된다. 그러나 그 와중에 Si이 재석출하게 되며, 이 중 일부가 잔류 Hf이나 심지어 상부의 Co와도 반응하여 전도성 실리사이드를 형성할 가능성이 있다. 따라서 만일 이렇게 형성된 전도성 화합물들이 실리사이드화 반응후 잔류 미반응 층들을 제거할 때 함께 완전히 제거되지 않으면 전극간의 단락을 유발할 가능성이 높다. 그러므로 이러한 관점에서 Hf 중간층과 SiO₂ 기판간의 계면반응이 매우 중요하다. 그림 5는 Hf 층의 두께를 이중층에서의 중간층의 경우와 동일하게 10nm로 증착하고 급속열처리한 시편들의 XRD 결과들이다. 증착직후에는 거

의 비정질 상태였으나 500°C 이상에서 열처리함에 따라 주로 Hf 산화물 피크가 나타났음을 알 수 있다. 여기서 관찰된 HfO₂ 피크는 그림 4의 Co/Hf 이중층의 경우에서도 볼 수 있었다. 앞서도 언급하였지만 Hf와 SiO₂ 기판간의 계면반응과 그에 따른 반응생성물이 큰 관심사이다. Hf의 증착직후에는 면저항이 수천 Ω/□로 매우 큰 값을 나타냈 것으로 보아 XRD 스펙트럼 상에서는 아무런 피크도 나타나지 않았지만, 스퍼터로 SiO₂ 기판 위에 증착하는 도중에 이미 그 계면에는 어느 정도 산화반응이 진행된 것으로 생각된다. 이어서 500°C 이상에서 열처리를 함에 따라 면저항이 급증하여 SiO₂ 기판과 거의 같은 수준을 나타내었다. 이것으로 보아 이 온도 범위에서는 Ti/SiO₂의 경우에서 관찰되었던 Ti₃Si₃ 등의 실리사이드²⁰⁾나 TiO_x 등의 전도성 화합물²¹⁾은 형성되지 않았음을 알 수 있었다. 특별히 500-600°C의 온도가 관심을 끄는 것은 Co/Hf/(100)Si 이중층 구조의 실리사이드화에 관하여 조사하였던 앞서의 논문¹²⁾에서 600°C에서 열처리할 때 가장 낮은 면저항과 우수한 기판과의 에피텍셜 관계를 얻을 수 있었기 때문이다.

그리고 Hf/SiO₂ 계면에서 열처리가 진행됨에 따라 Hf 산화물이 형성되면서 유리된 Si이 재석출하게 되는데 이 Si이 Hf 산화물층을 확산하여 상부의 Co 층까지 이동할 경우 Co 실리사이드가 형성될 가능성이 있다. 그러므로 가능한 이러한 경향은 억제되어야 한다. 그림 6은 증착직후와 600°C에서 30초간 열처리한 후의 결과를 비교한 AES 깊이분포도이다. 열처리하지 않은 상태에서 Hf 층 내에 많은 산소가 함유되어 HfO_x 조성을 이루고 있는데, 이것은 막증착 중 Hf 입자들이 SiO₂ 기판을 칠 때 SiO₂와 반응하여 생성된 것이며, 표면부의 산소는 스퍼터 챔버나 나중에 대기로부터 유입된 것으로 보인다. 600°C에서 Hf 층은 더욱 산화되어 HfO₃ 정도의 oxygen-rich한 산화물을 형성하였다. 그리고 계속해서 SiO₂와의 계면부에 Si의 작은 피크가




Fig. 6. AES depth profiles of the Co(28nm)/Hf(8nm)/SiO₂ samples (a) as-deposited, and RTA annealed for 30sec at (b) 600°C

새로이 형성되고 표면으로는 확산이동한 흔적이 보이지 않는 것으로 보아 재석출된 Si는 Hf 산화물/SiO₂ 기판 사이에 그대로 존재하고 있는 것으로 생각된다. 또한 그림 4와 5에서 Si와 관련한 아무런 피크가 관찰되지 않았으므로 이때의 결정상은 비정질상으로 생각된다.

그림 7은 450-600°C 사이에서의 열처리에 따른 표면의 거칠기와 morphology 변화를 조사한 것이다. 이것을 보면 Co 단일층의 경우에서처럼 Co/Hf/SiO₂ 이중층에서도 열처리 온도가 올라감에 따라 표면 Co 층의 응집이 진행되었음을 알 수 있다. 즉 Co/Hf/SiO₂ 이중층 구조를 550°C 이상의 온도에서 급속열처리하게 되면 Hf 중간층은 SiO₂ 기판과 반응하여 부도체에 가까운 비저항을 갖는 산화물층으로 되며 이 때 유리된 Si는 그 계면에 비정질 상태로 재석출하게 된다. 그리고 이 때 표면의 Co 층은 응집되어 다소 거칠어지는 경향을 보였다.




Fig. 7. The AFM surface morphology and standard deviation of roughness of Co/Hf/SiO₂ samples as a function of various annealing temperatures

4. 결 론

SiO₂ 기판 위에 증착시킨 Co 단일층과 Co/Hf 이중층 구조를 이용하여 급속열처리 (RTA) 후 증착막과 기판 사이의 계면반응을 조사한 결과 다음과 같은 결과를 얻었다.

SiO₂ 기판 위의 Co 단일층은 500°C 이상에서 열처리할 때 막의 계면에너지를 줄이기 위하여 응집되기 시작하였으며, 이 때 Co 층과 기판사이에서 별다른 계면반응은 일어나지 않았다. Co/Hf 이중층의 경우 Hf 중간층은 막증착단계에서부터 계면에서 일부 산화반응이 일어났으며, 500°C 이상의 온도에서는 거의 대부분이 HfO₂로 산화되었다. 이 시편들에 대해 면저항을 조사한 결과 어떤 열처리 온도에서도 전도성 반응물은 형성되지 않았다. 그리고 이렇게 Hf 중간층과 SiO₂ 기판 사이의 반응에 의하여 Hf 산화물이 형성될 때 동시에 Si이 그 두 층 사이에 비정질 상태로 재석출되나, 그 후 열처리가 더 진행되어도 다른 층으로 확산이동하지는 않았다. Co/Hf 이중층의 경우에서도 Co 단일층처럼 열처리가 진행됨에 따라 막의 응집이 일어나나 그 시

작온도는 Hf 중간층에 의하여 단일층에 비하여 다소 높은 550°C에서부터 시작되었다. 즉 Co/Hf/SiO₂ 이중층 구조를 550°C 이상의 여러 온도에서 급속열처리할 때, Hf 중간층은 SiO₂ 기판과 반응하여 부도체에 가까운 비저항을 갖는 산화물층으로 되며 이 때 유리된 Si는 그 계면에 비정질 상태로 재석출하게 된다. 그리고 이 때 표면의 Co 층은 응집되어 다소 거칠어지는 모습을 보인다. 그러나 이 때에도 전도성 반응화합물은 형성되지 않는다.

감사의 글

본 연구는 '97 연도 교육부 반도체분야 학술연구조성비 (ISRC 97-E-1042) 에 의하여 연구되었으므로 이에 감사드립니다.

참 고 문 헌

1. C.K. Lau, Y.C. Yee, D.B. Scott, J.M. Bridges, S.M. Perma, and R.D. Davis, IEDM Tech. Dig., 714 (1982).
2. M.Y. Tsai, F.M. d'Heurle, C.S. Petterson, and R.W. Johnson, J. Appl. Phys. **52**(8), 5350 (1981).
3. K.K. Ng and W.T. Lynch, IEEE Electron Devices, **ED-34**, 503 (1987).
4. A.E. Morgan, E.K. Broadbent, K.N. Ritz, D.K. Sadana and B.J. Burow, J. Appl. Phys. **64**, 344 (1988).
5. C.Y. Ting, M. Wittmer, S.S. Iyer and S.B. Brodsky, J. Electrochem. Soc. **131**, 2934 (1984).
6. N.S. Parekh, H. Roede, A.A. Bos, A.G.M. Jonkers and R. D. J. Verhaar, IEEE Trans. Elec. Dev. **ED-38**, 88 (1991).
7. J.B. Lasky, J.S. Nakos, O.J. Kain, and P. J. Geiss, IEEE Trans. Electron Devices, **38**, 262 (1991).
8. S.J. Hillenius, H.I. Cong, J. Lebowitz, J.M. Andrews, R.L. Field, L. Manchanda, W.S. Lindenberger, D.M. Boulin, and W.T. Lynch, **Abs. 132**, The Electrochem. Soc. Ext. Abs. vol 89-1, 184 (1989).
9. M. El-Diwany, J. Borland, J. Chen, S. Hu, P.V. Wijnen, C. Vorst, V. Akylas, M. Brassington, and R. Razuok, IEDM Tech. Dig., 245 (1989).
10. M.L.A. Dass, D.B. Fraser, and C.S. Wei, Appl. Phys. Lett. **58**(12), 1308 (1991).
11. Jeong Soo Byun, Ph. D. Thesis, 서울대학교 무기재료 공학과, (1993).
12. C. Lee, Inha Univ., internal report (1997).
13. G.J.P. Krooshof, F.H.P.M. Habraken, W.F. van der Weg, L. Van den hove, K. Maex and R. F. De Keersmaecker, J. Appl. Phys. **63**, 5110 (1988).
14. H. Sumi, T. Nishihara, Y. Sugano, H. Masura and M. Takasu, Tech. Digest IEDM, **249** (1989).

15. J. Donnelly, N. Bryn, R. Pantel, and P. Normandon, *Mater. Res. Soc. Symp. Proc.* **260**, 329 (1992).
16. L. Van den hove, Ph. D. Thesis, University of Leuven, Belgium (1988).
17. L. Gmelin, in *Handbook of Inorganic Chemistry*, Cobalt, Chemie Vol. A, 233 (Weinheim, Germany, 1961)
18. H. Ho, T. Nguyen, J. Chang, M. Gibson and D. Kotecki, *Electrochem. Soc. Symp. Ext. Abstr.* 412 (1992).
19. R. Sinclair, in *Properties of Metal Silicides*, Ed. by K. Maex and M. van Rossum, "Ternary phase diagrams for TM-Si-O systems, INSPEC publication, emis Datareviews Series No. 14, 103 (1995).
20. C.Y. Ting, M. Wittmer, S.S. Iyer, and S.B. Brodsky, *J. Electrochem. Soc.* **13(2)**, 2934 (1984).
21. 김영범, 강성철, 박징성, 이내인, 김일권, 김영욱, *한국진공학회지* **2(1)**, 28 (1993).
- R. Pretorius, J. M. Harris and M. -A. Nicolet [*Solid State Electron.* vol. 21 (1978) p.667]