

# 광 패킷 어드레스 처리기에 EDFA 전치 증폭기를 사용한 광 패킷 교환 노드의 패킷 오율 특성

學生會員 윤 찬 호\*, 백 승 환\*, 正會員 신 종 덕\*\*

Packet Error Rate Characteristics of an Optical Packet Switching Node with an Optical Packet Address Processor Using an EDFA Preamplifier

Chan-Ho Yoon\*, Seung-Hwan Paek\* Jong-Dug Shin\*\* Regular Members

본 논문은 '96년도 숭실대학교 교내연구비 지원에 의한 연구 결과임.

## 요 약

광 패킷 어드레스 처리기의 광섬유 지연선로 정합여파기 출력으로 나타나는 M-ary 상관 필스를 검출하기 위해 EDFA 전치증폭기를 사용한 광 패킷 교환 노드의 패킷 오율을 측정하였다. 어드레스 처리기에 사용된 PIN 다이오드의 잡음 등가 전력, EDFA의 잡음지수와 이득, 그리고 광 여파기의 대역폭이 노드의 패킷 오율에 미치는 영향을 비교 평가하였다. PIN 다이오드의 잡음 등가 전력과 EDFA의 이득은 패킷 오율 변화에 영향을 거의 미치지 않았으며, 통과 대역폭이 패킷 전송 속도의 약 10배 보다 적은 광 여파기를 사용한 경우에도 패킷 오율의 변화를 무시할 수 있었다. 그러나, EDFA의 잡음 지수가 증가하면, 본 논문에서 고려된 모든 전송속도와 어드레스 코드 세트에서 잡음지수 증가량만큼 파워 페널티가 발생하였다.

## ABSTRACT

The packet error rates of an optical packet switching node with an optical address processor using an EDFA in order to detect M-ary correlation pulses at a fiber-optic delay line matched filter output have been evaluated. Effects of a PIN diode NEP, the gain and noise figure of the EDFA, and the bandwidth of an optical filter on the packet error rate of the switching node have been compared. There is negligible error rate change depending upon the variation of the PIN diode NEP and the EDFA gain. If the bandwidth of the optical filter is below 10 times of the data rate, there is no appreciable effect on the error rate. If the noise figure of the EDFA increases, however, the power penalty increases as much as the noise figure increment at all the bit rates and for address code sets considered in this work.

## I. 서 론

\* 숭실대학교 정보통신공학부

\*\* 숭실대학교 정보통신공학부

論文番號 : 98099-0305

接受日字 : 1998年 3月 5日

완전 광 패킷 통신망(all-optical packet switching network) 구축을 위해 최근에 제안된 광 패킷 교환

노드는 패킷 어드레스를 광학적으로 처리할 수 있도록 광섬유 지연선로 정합여파기(fiber-optic delay-line matched filter)를 광 패킷 어드레스 처리기(optical packet address processor)에 사용하였다[1-3]. 광섬유 지연선로 정합여파기에는 광섬유 지연선로 들에 의해 결정된 노드 어드레스가 저장되어 있어, 입력 이진 광 패킷 어드레스 신호와 노드 어드레스의 광 상관(optical correlation) 작용으로 인해 M-ary 상관 펄스 열들이 발생된다. 이를 상관 신호에 따라, 문턱값 검출기를 이용하여 입력 패킷 페이로드를 수신할 것인지 다른 노드로 바이패스 시킬 것인지를 결정한다. 즉, 노드의 어드레스와 입력 패킷의 어드레스가 일치하면, 정합여파기의 출력으로 나타나는 자기 상관 펄스 열(auto-correlation pulse sequence)의 중앙에 패킷 어드레스 필드에 존재하는 "1"비트들의 합의 레벨을 갖는 펄스가 발생된다. 어드레스가 서로 다를 경우에는 정합여파기 출력에 교차 상관 펄스 열(cross-correlation pulse sequence)이 발생하게 되며, 이는 자기 상관 중앙 펄스의 레벨보다 항상 작은 값을 갖게 된다. 따라서, 자기 상관 중앙 펄스 레벨과 교차 상관 중앙 펄스의 최대 레벨 사이에 설정된 문턱값을 사용하여, 정합여파기 출력 펄스레벨이 문턱값보다 크면 패킷을 수신하고, 반면에 낮으면 패킷을 다음 노드로 전송하므로써 패킷을 목적지까지 라우팅할 수 있다.

어븀 첨가 광섬유 증폭기(Erbium-Doped Fiber Amplifier)는 장거리 전송 시스템에서 광신호의 중계 기 때문만이 아니라, 이진 광신호 수신 시스템에서 신호대 잡음비의 향상을 위하여 사용할 수 있다. EDFA 광 증폭기는 ASE(Amplified Spontaneous Emission)와 ASE의 비트 잡음, ASE와 광신호의 비트 잡음, 그리고 ASE와 산탄잡음과의 비트잡음을 발생한다. ASE와 광신호의 비트 잡음은 신호 전력에 선형적으로 비례하므로, EDFA를 사용하여 광섬유 지연선로 정합여파기의 출력으로 발생하는 M-ary 상관 펄스들을 검출할 경우, 이진 광신호를 검출할 경우와는 다른 패킷 오율이 얻어지게 된다.

본 논문에서는 광섬유 지연선로 정합여파기, EDFA, 광 여파기, PIN 다이오드, 그리고 문턱값 감지기(threshold detector)로 구성된 광 패킷 어드레스 처리

기를 사용하는 광 패킷 교환 노드의 패킷 오율을 측정하여, PIN 다이오드의 잡음 등가 전력(NEP), EDFA의 이득과 잡음지수, 그리고 EDFA 전치 증폭기 뒤에 삽입하여 PIN 다이오드에 입력되는 ASE 잡음을 줄이기 위하여 사용된 광 여파기의 통과 대역폭이 광 패킷 교환 노드의 패킷 오율에 미치는 영향을 평가하였다. Ⅱ장에서는 광 패킷 교환 노드의 구조 및 동작에 관하여 설명하였으며, 제 Ⅲ장에서는 광 패킷 교환 노드의 패킷 오율 모델을 간단히 설명하였다. 제 Ⅳ장에서는 두 종류의 어드레스 코드 셋과 여러 데이터 전송속도에서 PIN 다이오드의 NEP, EDFA의 이득과 잡음지수, 그리고 광 여파기의 대역폭이 광 패킷 교환 노드의 패킷 오율에 미치는 영향을 비교 분석하였다. 마지막으로 제 Ⅴ장에서는 본 연구의 결과를 요약하였다.

## II. 광 패킷 교환 노드의 구조 및 동작

1.55 $\mu$ m 광 패킷 교환 노드는 그림 1과 같이 광 송신기, 광 수신기, 광 스위치, 광섬유 지연선로, 편광 조절기(Polarization controller), 광 패킷 어드레스 처리기, 게이트 펄스 발생기, 광 증폭기, 그리고 광섬유 결합기로 구성된다[4].




그림 1. 완전 광 패킷 교환 노드 링크  
Fig. 1. Schematic diagram of the all-optical packet switching node link.

각 노드에서의 패킷 교환은 다음과 같이 이루어진다. 노드로 입력된 패킷 신호는 광섬유 결합기에서 분리되어, 어드레스 처리를 위해 광 패킷 어드레스 처리기로 입력된다. 광 패킷 어드레스 처리기는 그림 2와

같이 광섬유 지연선로 정합여파기, EDFA 전치 증폭기, EDFA에서 발생하는 ASE를 줄이는 광 여파기, PIN 다이오드, 그리고 문턱값 감지기로 구성된다[4].




그림 2.  $p=4$ 인 어드레스 코드를 검출하기 위한 광 패킷 어드레스 처리기.

Fig. 2. Schematic of the optical packet address processor to detect an address code with  $p=4$ .

광 패킷 어드레스 처리기에서는 광섬유 지연선로 정합여파기에 저장된 노드 어드레스와 입력 패킷 어드레스의 일치 여부에 따라 상관 폴스를 발생하게 된다. 만일 입력 어드레스와 노드의 어드레스가 같으면, 정합여파기는 어드레스 필드의 “1” 비트들의 합에 해당하는 피크 레벨을 갖는 폴스가 중앙에 나타나는 자기 상관 폴스 열을 발생시킨다. 이 경우에는 게이트 폴스 발생기에서 디지털 레벨 “1”的 폴스를 발생시켜 패킷의 페이로드 시간 동안 광 스위치를 구동시켜 패킷을 수신한다. 그러나, 어드레스가 서로 다르면 정합여파기의 출력에 교차 상관 폴스 열이 발생한다. 이 경우에는 게이트 폴스 발생기에서 디지털 레벨 “0”的 폴스가 발생하여 입력 패킷을 링의 다음 노드로 바이패스시킨다. 광 패킷 신호의 경로에 위치한 광섬유 지연선로는 패킷의 페이로드가 광 스위치의 입력에 도착하기 전에 광 스위치 상태를 변환시킬 수 있도록 어드레스 처리 경로에서 발생되는 시간 지연을 보상한다.

### III. 패킷 오율 모델

$n$ -비트 어드레스 필드에  $p$ 개의 “1” 비트들이 있는

어드레스 코드 셋을 사용하면 통신망에 수용할 수 있는 노드들의 수는  $N=n!/[p!(n-p)!]$  이다.  $N$ 개의 노드로 구성된 슬라티드(slotted) 광 링 통신망에서 각 노드가 통신망의 다른 모든 노드들에 패킷을 전송할 확률이 같다고 가정하면, 각 노드에서의 패킷 오율은 잡음에 의해 올바른 노드에 도착한 패킷을 다른 노드로 바이패스시킬 확률과 다른 노드로 전송되어야 할 패킷을 수신할 확률의 합으로서 다음의 식 (1)과 같이 나타낼 수 있다[3].

$$\begin{aligned} P_e &= P_c P(\text{error} \mid \text{correct addr.}) + P_w \sum_{j=0}^{p-1} P(j) \\ &P(\text{error} \mid \text{cross-correlation center pulse amp } j) \\ &= \frac{1}{N} \int_{I_m}^{I_n} \frac{1}{\sqrt{2\pi\sigma_p^2}} e^{-\frac{(l-l_p)^2}{2\sigma_p^2}} dl + \frac{N-1}{N} [P(0) \int_{I_m}^{\infty} \frac{1}{\sqrt{2\pi\sigma_0^2}} e^{-\frac{(l-l_p)^2}{2\sigma_0^2}} dl \\ &+ P(1) \int_{I_m}^{\infty} \frac{1}{\sqrt{2\pi\sigma_1^2}} e^{-\frac{(l-l_p)^2}{2\sigma_1^2}} dl + \dots + P(p-1) \int_{I_m}^{\infty} \frac{1}{\sqrt{2\pi\sigma_{p-1}^2}} e^{-\frac{(l-l_p)^2}{2\sigma_{p-1}^2}} dl] \quad (1) \end{aligned}$$

여기서,  $P_c$ 는 패킷이 올바른 노드에 도착하는 확률이고,  $P(\text{error} \mid \text{correct addr.})$ 는 올바른 노드에 도착한 패킷에 의해 어드레스 처리기 출력에서 발생한 자기 상관 폴스 열의 중앙 폴스 레벨이 문턱값보다 낮을 확률이다.  $P_w$ 는 다른 노드의 어드레스를 갖는 패킷이 노드에 수신될 확률이다.  $P(j)$ 는 다른 노드의 어드레스를 갖는 패킷이 수신되어 어드레스 처리기 출력에 발생하는 교차 상관 중앙 폴스의 레벨이  $j$ 인 확률이며,  $P(\text{error} \mid \text{cross-correlation center pulse amp } j)$ 는 다른 노드들로 전송될 패킷이 수신되어 어드레스 처리기 출력에서 발생된 교차 상관 중앙 폴스 레벨이 문턱값보다 높게 될 확률이다.  $p$ 는 어드레스 필드에 존재하는 “1”비트들의 합이다.  $I_m$ 은 패킷 오율이 최소가 되는 최적 문턱값 전류이다.

시스템의 잡음 전력은 열잡음과 산탄잡음 뿐만 아니라, EDFA에서 발생하는 ASE 잡음을 고려하여야 한다. 따라서, 중앙 상관 폴스 레벨이  $j$ 인 신호에 부가되는 총 잡음 전력은 식 (2)와 같이 표현된다.

$$\sigma_j^2 = \sigma_T^2 + \sigma_{sj}^2 + \sigma_{sp-sp}^2 + \sigma_{sjkj-sp}^2 + \sigma_{s-sp}^2 \quad (2)$$

여기서,  $\sigma_T^2$ 는 열잡음,  $\sigma_{sj}^2$ 는 레벨  $j$ 인 광 신호의 산탄

잡음,  $\sigma_{sp-sp}^2$  는 EDFA의 ASE간의 비트 잡음,  $\sigma_{sj-sp}^2$  는 레벨  $j$ 인 신호와 ASE의 비트 잡음,  $\sigma_{s-sp}^2$  는 산탄잡음과 ASE의 비트 잡음을 나타낸다. 이들 부가 잡음은 가우시안 분포를 갖는다고 가정한다. 식 (2)의 잡음 성분들은 각각 다음과 같이 주어진다[5].

$$\sigma_r^2 = NEP^2 \Delta f R^2 \quad (3)$$

$$\sigma_{sj}^2 = 2qRGP_j \Delta f \quad (4)$$

$$\sigma_{sp-sp}^2 = (q\eta GF_n)^2 \Delta v_{opt} \Delta f \quad (5)$$

$$\sigma_{sj-sp}^2 = 2R\eta qG^2 F_n P_j \Delta f \quad (6)$$

$$\sigma_{s-sp}^2 = 2q^2 \eta GF_n \Delta v_{opt} \Delta f \quad (7)$$

여기서,  $NEP$ 는 PIN 다이오드의 잡음 등가 전력,  $\Delta f$ 는 광 수신기의 대역폭,  $R$ 은 PIN 다이오드의 응답도(responsivity),  $P_j$ 는 레벨이  $j$ 인 상관 펄스의 광 전력,  $\eta$ 는 PIN 다이오드의 양자화 효율,  $G$ 는 EDFA의 이득,  $F_n$ 은 EDFA의 잡음 지수,  $\Delta v_{opt}$ 는 광 여파기의 대역폭이다.

$\Delta f$ 는 전송속도의  $1/2$ ,  $R$ 과  $\eta$ 는 모두 1, 어드레스 필드의 길이  $n$ 은 16비트, 어드레스 필드에 존재하는 “1” 비트의 수  $p$ 는 각각 2와 4인 어드레스 코드들을 본 논문에서는 가정하였다. 전산 모의 실험을 통해 어드레스 코드를 모두 교차 상관시켜 교차 상관 중앙 펄스 레벨의 발생 횟수를 구한 결과는 다음과 같다.  $p$ 가 2인 어드레스 코드 셋의 경우에는,  $N=120$ ,  $P_c=1/120$ ,  $P_w=119/120$ ,  $P(0)=91/119$ ,  $P(1)=28/119$ 이며,  $p$ 가 4인 어드레스 코드 셋의 경우에는,  $N=1820$ ,  $P_c=1/1820$ ,  $P_w=1819/1820$ ,  $P(0)=495/1819$ ,  $P(1)=880/1819$ ,  $P(2)=396/1819$ ,  $P(3)=48/1819$ 이다.

#### IV. 패킷 오율의 전산 모의 실험 결과 및 분석

식 (1) – (7)을 이용하여, 16비트 어드레스 필드에 2개의 “1” 비트가 포함된 어드레스 코드 셋과 4개의 “1” 비트가 포함된 어드레스 코드 셋을 사용한 경우에, 패킷 전송속도 10, 40, 그리고 100 Gbps에서 패킷 오율을 구하여, PIN 다이오드의 잡음 등가 전력, EDFA 전치 증폭기의 이득과 잡음지수, 그리고 광 여파기의 통과 대역폭이 광 패킷 교환 노드의 성능에

미치는 영향을 살펴보았다.  $p$ 가 2인 어드레스 코드를 검출하는 경우에는 광섬유 지연선로 정합여파기에 3dB 광섬유 결합기가 한 개 필요하므로 광 패킷 어드레스 처리기의 삽입 손실은 6.020 dB,  $p$ 가 4인 어드레스 코드들의 경우는 3개의 3dB 광섬유 결합기로 구성되므로 12.041 dB의 삽입 손실이 발생한다. 이를 광 패킷 어드레스 처리기의 삽입 손실을 고려하여 광 패킷 어드레스 처리기 입력에서의 평균 전력에 대한 패킷 오율을 계산하였다.

#### 4.1 다이오드의 잡음 등가 전력 변화에 따른 패킷 오율

다이오드의 잡음 등가 전력이 패킷 오율에 미치는 영향을 살펴보기 위해, 이득과 잡음지수가 각각 20 dB와 5dB인 EDFA 전치 증폭기와 통과 대역폭이 1 nm인 광 여파기를 사용하고 NEP가 각각  $2 \times 10^{-12}$ ,  $4 \times 10^{-12}$ ,  $10 \times 10^{-12}$  W/ $\sqrt{\text{Hz}}$ 인 PIN 다이오드를 사용하는 광 패킷 교환 노드에 대하여,  $10^{-9}$ 의 패킷 오율에서 광 패킷 어드레스 처리기 입력의 평균 광 전력을 표 1에 나타내었다.

표 1.  $10^{-9}$ 의 패킷 오율에서, PIN 다이오드의 NEP 변화에 따른 입력 평균 광 전력

Table 1. The average input optical power variations due to the NEP change at a packet error rate of  $10^{-9}$ .

NET (W/ $\sqrt{\text{Hz}}$ )	전송속도(Gbps)		10	40	100
	$p=2$	$p=4$	-33.196 dBm	-27.252 dBm	-23.289 dBm
$2 \times 10^{-12}$	$p=2$	$p=4$	-21.158 dBm	-15.153 dBm	-11.176 dBm
	$p=2$	$p=4$	-33.191 dBm	-27.251 dBm	-23.288 dBm
$4 \times 10^{-12}$	$p=2$	$p=4$	-21.157 dBm	-15.152 dBm	-11.176 dBm
	$p=2$	$p=4$	-33.166 dBm	-27.244 dBm	-23.286 dBm
$10 \times 10^{-12}$	$p=2$	$p=4$	-21.151 dBm	-15.152 dBm	-11.176 dBm

$p=2$ 인 어드레스 코드 셋의 경우,  $NEP$ 가  $2 \times 10^{-12}$  W/ $\sqrt{\text{Hz}}$ 에서  $4 \times 10^{-12}$  W/ $\sqrt{\text{Hz}}$ 와  $10 \times 10^{-12}$  W/ $\sqrt{\text{Hz}}$ 로 각각 2배와 5배가 증가하면, 10 Gbps에서는, 각각 0.005 dB와 0.030 dB의 파워 페널티가 발생하였으며, 전송속도를 40 Gbps와 100 Gbps로 증가하였을 때, 각각 0.001 dB와 0.008 dB, 0.001 dB와 0.003 dB의 파워 페널티가 발생하였다. 또한,  $p=4$ 인 어드레스 코드 셋의 경우에는  $NEP$ 가 2배와 5배로 증가하면, 10 Gbps에

서, 각각 0.001 dB와 0.007 dB, 40Gbps에서는 모두 0.001 dB의 파워 페널티가 발생하였고, 100 Gbps에서는 파워 페널티가 발생하지 않았다.

이와 같은 결과는 PIN 다이오드의 NEP에 의한 열 잡음 성분이 다른 잡음들보다 훨씬 작기 때문에 광 패킷 교환 노드의 패킷 오율에 영향을 거의 미치지 않음을 알 수 있다.

#### 4.2 EDFA 전치 증폭기의 잡음 지수에 따른 패킷 오율

그림 3은 광 여파기의 통과 대역폭이 1 nm, NEP는  $2 \times 10^{-12} \text{ W}/\sqrt{\text{Hz}}$ , EDFA 전치 증폭기의 이득은 20 dB로 고정되어 있고, 잡음지수가 각각 3, 5, 7 dB인 경우에,  $p=4$ 인 어드레스 코드 셋의 패킷 오율 곡선을 보여 주고 있으며, 표 2는  $10^{-9}$ 의 패킷 오율에서 광 패킷 어드레스 처리기 입력에서 요구되는 평균 광 전력을 나타내었다.




그림 3. EDFA의 잡음지수 변화에 따른 광 패킷 교환 노드의 패킷 오율

Fig. 3. Packet error probability curve of the optical packet switching node due to the change of the EDFA noise figure.

표 2.  $10^{-9}$ 의 패킷 오율에서, EDFA의 잡음지수 변화에 따른 입력 평균 광 전력

Table 2. The average input optical power variations due to the change of the EDFA noise figure at a packet error rate of  $10^{-9}$ .

전송속도(Gbps)		10	40	100
$F_n$ (dB)	$p=2$	-35.185 dBm	-29.244 dBm	-25.281 dBm
	$p=4$	-23.149 dBm	-17.144 dBm	-13.168 dBm
5	$p=2$	-33.196 dBm	-27.252 dBm	-23.289 dBm
	$p=4$	-21.158 dBm	-15.153 dBm	-11.176 dBm
7	$p=2$	-31.201 dBm	-25.257 dBm	-21.294 dBm
	$p=4$	-19.163 dBm	-13.159 dBm	-9.182 dBm

표 2로부터,  $p$ 가 2인 어드레스 코드 셋의 경우를 살펴보면, 잡음지수가 3 dB에서 5 dB와 7 dB로 증가하면,  $10^{-9}$ 의 패킷 오율을 얻기 위한 평균 광 전력은 10 Gbps의 경우, -35.185 dBm에서 -33.196 dBm과 -31.201 dBm으로 각각 1.989 dB와 3.984 dB가 증가한다. 40 Gbps인 경우에는, 평균 광 전력이 1.992 dB와 3.987 dB 증가하며, 100 Gbps에서는 1.992 dB와 3.987 dB 증가하게 된다. 또한,  $p$ 가 4인 어드레스 코드 셋의 경우에는, 표 2와 그림 3으로부터, 10, 40, 그리고 100 Gbps에서 평균 광 전력은 각각 1.991 dB와 3.986 dB, 1.991 dB와 3.985 dB, 그리고 1.992 dB와 3.986 dB 증가한다. 즉, 모든 어드레스 코드 셋과 전송속도에서 파워 페널티는 EDFA 전치 증폭기의 잡음지수 증가량 만큼 증가한다.

이와 같은 결과는, 식 (3)-(7)로부터 알 수 있듯이 잡음 성분들 중에서  $\sigma_{sig-sp}^2$  가 가장 크며, 이 ASE와 광 신호의 비트에 의한 잡음은 EDFA의 잡음 지수에 선형적으로 비례하기 때문이다.

#### 4.3 EDFA 전치 증폭기의 이득에 따른 패킷 오율

ON-OFF 이진 광 신호 신신기 앞단에 EDFA를 사용하면 OFF 레벨의 잡음에 의한 영향을 무시할 수 있게 되고, ON 레벨 신호만 증폭되므로, EDFA의 이득을 높이면 수신 감도를 향상시킬 수 있다. 그러나, 광 패킷 어드레스 처리기에 사용된 광섬유 지연선로 정합 여파기 출력에는 입력 어드레스 신호와 노드 어드레스의 상관 작용에 의해 M-ary 신호가 발생하게 되므로, ON-OFF 이진 시스템과는 다른 특성을 보이게 된다.

광 여파기의 통과 대역폭은 1 nm, PIN 다이오드의 NEP는  $2 \times 10^{-12} \text{ W}/\sqrt{\text{Hz}}$ , EDFA 전치 증폭기의 잡음 지수는 5 dB로 고정하고, EDFA의 이득을 10, 15, 20, 25, 그리고 30 dB로 변화시켰을 때 광 패킷 교환 노드의 패킷 오율 곡선은 그림 4와 같다. 표 3에는 각 어드레스 코드 셋과 전송속도에서 EDFA의 이득별로  $10^{-9}$ 의 패킷 오율을 얻기 위한 평균 광 전력을 나타내었다.

그림 4와 표 3으로부터, EDFA의 이득을 10 dB에서 각각 15, 20, 25, 그리고 30 dB로 증가시켰을 때,  $10^{-9}$ 의 패킷 오율에서,  $p=2$ 인 어드레스 코드 셋의 경우,




그림 4. EDFA의 이득 변화에 따른 광 패킷 교환 노드의 패킷 오율

Fig. 4. Packet error probability curve of the optical packet switching node due to the change of the EDFA gain.

표 3.  $10^{-9}$ 의 패킷 오율에서, EDFA의 이득 변화에 따른 입력 평균 광 전력

Table 3. The average input optical power variations due to the change of the EDFA gain at a packet error rate of  $10^{-9}$

전송속도(Gbps)		10	40	100
G (dB)	p=2	-32.963 dBm	-27.100 dBm	-23.155 dBm
10	p=4	-21.013 dBm	-15.025 dBm	-11.053 dBm
	p=2	-33.155 dBm	-27.220 dBm	-23.258 dBm
15	p=4	-21.126 dBm	-15.123 dBm	-11.147 dBm
	p=2	-33.196 dBm	-27.252 dBm	-23.289 dBm
20	p=4	-21.158 dBm	-15.153 dBm	-11.176 dBm
	p=2	-33.205 dBm	-27.262 dBm	-23.298 dBm
25	p=4	-21.168 dBm	-15.163 dBm	-11.186 dBm
	p=2	-33.209 dBm	-27.265 dBm	-23.301 dBm
30	p=4	-21.170 dBm	-15.166 dBm	-11.189 dBm

10 Gbps에서 각각 0.192, 0.233, 0.242, 그리고 0.246 dB와, 40 Gbps에서는, 각각 0.120, 0.152, 0.162, 그리고 0.165 dB, 또한 100 Gbps에서는, 각각 0.103, 0.134, 0.143, 그리고 0.146 dB씩 수신감도가 향상되었다.  $p=4$ 인 어드레스 코드 셋의 경우에는, 10 Gbps에서 각각 0.113, 0.145, 0.155, 그리고 0.157 dB와, 40 Gbps에서는 0.098, 0.128, 0.138, 0.141 dB가, 100 Gbps에서는 0.094, 0.123, 0.133, 그리고 0.136 dB씩 수신감도가 향상되었다. 따라서, 모든 어드레스 코드 셋과 전송속도에서 EDFA 이득의 증가에 따른 패킷 오율의 변화를 거의 무시할 수 있었다.

이와 같은 결과는, EDFA의 이득이 증가하면 상관

펄스들의 신호 레벨 증폭과 더불어, 상관 펄스의 신호 레벨에 부가되는 ASE 관련 잡음도 동시에 증폭되기 때문에, ON-OFF 이진 시스템과는 달리 EDFA 전치 증폭기의 이득 증가에 의한 수신 감도 향상이 거의 일어나지 않는다.

#### 4.4 광 여파기 대역폭에 따른 패킷 오율

EDFA 전치 증폭기 뒤에 삽입한 광 여파기는 PIN 다이오드에 입력되는 ASE 잡음을 줄여주므로 수신 감도를 향상시킨다. 본 절에서는 광 여파기의 통과 대역폭이 패킷 오율에 미치는 영향을 평가하기 위하여, 광 여파기의 대역폭을 1(=125 GHz), 4 nm(=499.5 GHz), 10 nm(=1,250 GHz)로 변화시키며 패킷 오율을 측정하였다.

EDFA의 이득과 잡음지수를 각각 20 dB와 5 dB, PIN 다이오드의 NEP를  $2 \times 10^{-12} \text{ W}/\sqrt{\text{Hz}}$ 로 고정시키고, 광 여파기의 통과 대역폭을 1, 4, 그리고 10 nm로 변화시키며 측정한 패킷 오율 곡선은 그림 5와 같다. 표 4에는 각각의 어드레스 코드 셋에 대해,  $10^{-9}$ 의 패킷 오율에서 전송속도와 광 여파기 대역폭 별로 측정된 평균 광 전력을 정리하였다.

그림 5와 표 4에서,  $p=2$ 인 어드레스 코드 셋의 경우, 광 여파기의 대역폭을 1 nm에서 4 nm와 10 nm로 늘리면,  $10^{-9}$ 의 패킷 오율을 얻기 위해 요구되는 평균 광 전력은 10 Gbps일 때, -33.196 dBm에서 -32.924 dBm과 -32.494 dBm으로 파워 페널티가 각각 0.272




그림 5. 광 여파기 통과 대역폭 변화에 따른 광 패킷 교환 노드의 패킷 오율

Fig. 5. Packet error probability curve of the optical packet switching node due to the change of the optical filter bandwidth.

표 4.  $10^9$ 의 패킷 오율에서, 광 여파기 통과 대역폭 변화에 따른  
입력 평균 광 전력

Table 4. The average input optical power variations due to the  
change of the optical filter bandwidth at a packet error  
rate of  $10^{-9}$ .

전송속도(Gbps)		광 여파기의 대역폭 (nm)	1	4	10
10	$p=2$	-33.196 dBm	-32.924 dBm	-32.494 dBm	
	$p=4$	-21.158 dBm	-21.097 dBm	-20.982 dBm	
40	$p=2$	-27.252 dBm	-27.176 dBm	-27.033 dBm	
	$p=4$	-15.153 dBm	-15.137 dBm	-15.106 dBm	
100	$p=2$	-23.289 dBm	-23.257 dBm	-23.197 dBm	
	$p=4$	-11.176 dBm	-11.170 dBm	-11.158 dBm	

dB와 0.702 dB가 증가한다. 40 Gbps인 경우에는, 각각 0.076 dB와 0.219 dB, 그리고 100 Gbps의 경우에는, 0.032 dB와 0.092 dB 증가한다.

또한,  $p=4$ 인 어드레스 코드 셋의 경우에는, 10 Gbps에서, 파워 페널티가 각각 0.061 dB와 0.176 dB 증가한다. 40 Gbps인 경우에는, 각각 0.016 dB와 0.047 dB, 그리고 100 Gbps에서는 각각 0.006 dB와 0.018 dB 증가한다.

이상의 결과를 종합하여 보면, 전송 속도의 약 10배 보다 적은 대역폭을 갖는 광 여파기를 사용하는 경우에는 여파기 대역폭에 따른 광 패킷 교환 노드의 패킷 오율 변화는 거의 무시할 수 있음을 알 수 있다[5].

#### IV. 결 론

PIN 다이오드의 잡음 등가 전력, EDFA의 잡음지수와 이득, 그리고 광 여파기의 대역폭을 변화시키며 광 섬유 지연선로 정합여파기, EDFA 전치 증폭기, 광 여파기, PIN 다이오드, 그리고 문턱값 감지기로 구성된 광 패킷 어드레스 처리기를 사용하는 광 패킷 교환 노드의 패킷 오율을 측정하였다. PIN 다이오드의 NEP에 의한 열잡음 성분이 다른 잡음들보다 훨씬 작기 때문에 잡음 등가 전력에 의한 패킷 오율의 변화는 거의 없었으며, ON-OFF 이진 시스템과는 달리, EDFA 전치 증폭기의 이득이 증가하면 상관 필스들의 신호 레벨 증폭과 더불어 상관 필스의 신호 레벨에 부가되는 ASE 관련 잡음도 동시에 증폭되기 때문에, EDFA 전치 증폭기의 이득 증가에 의한 수신 감도 향상이 일어나지 않았다. 또한, 통과 대역폭이 패킷 전

송속도의 약 10배 보다 적은 광 여파기를 사용하여야만 광 패킷 교환 노드의 성능 열화를 막을 수 있다. 그러나, ASE와 신호의 비트 잡음이 EDFA의 잡음 지수에 선형적으로 비례하기 때문에, EDFA의 잡음 지수 증가에 따른 파워 페널티는 잡음 지수에 선형적으로 비례하여 증가하였다. 따라서, 보다 효율적인 Mary 광 신호 수신을 위해서는 잡음지수가 낮은 EDFA를 사용하여야 한다.

#### 참 고 문 헌

- Cheoul-Shin Kang, Byung-Seok Park, Jong-Dug Shin, and Je-Myung Jeong, "A Broadband Ring Network: Multichannel Optical Slotted Ring," *Computer Networks and ISDN Systems*, vol. 27, pp. 1387-1398, 1995.
- Jong-Dug Shin, Min-Yong Jeon, and Cheoul-Shin Kang, "Fiber-optic matched filters with metal films deposited on fiber delay-line ends for optical packet address detection," *IEEE Photon. Technol. Lett.*, vol. 8, pp. 941-943, 1996.
- Jong-Dug Shin, Seung-Hwan Paek, and Yong Hyub Won, "Performance of an All-Optical Packet Switching Node Link with Fiber-Optic Delay-Line Matched Filters," *Proc. LEOS '97 10th Annual Meeting*, vol. 2, pp. 548-549, 1997.
- Jong-Dug Shin, Seung-Hwan Paek, Hye-Young Kim, Kwangjoon Kim, and Cheoul-Shin Kang, "Packet Error Analysis of an All-Optical Packet Swithching Node Using a Fiber-Optic Delay Line Matched Filter as an Optical Packet Address Processor", *IEEE Photon. Technol. Lett.* vol. 9, no. 12, pp. 1637-1639, 1997.
- G. P. Agrawal, *Fiber-optic communication systems*, John & Wiley Sons, New York, 1992.



윤 찬 호(Chan-Ho Yoon) 학생회원

1997년 2월 : 숭실대학교 정보통신  
신공학과 공학사

1997년 3월 ~ 현재 : 숭실대학교  
정보통신공학과 석  
사과정

\* 주관심분야 : 광 패킷 통신망,

광교환, 광신호처리

e-mail chanko@oc.soongsil.ac.kr

백 승 환(Seung-Hwan Paek)

학생회원

통신학회 논문지 제23권 제3호 참조.

신 종 덕(Jong-Dug Shin)

정회원

통신학회 논문지 제23권 제3호 참조.

e-mail jdshin@oc.soongsil.ac.kr.