

論文98-35S-9-11

변형된 4스텝 씨치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계

(VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm)

李東濼 *

(Dong-Ho Lee)

요 약

본 논문에서는 기존 고속 블럭 정합 알고리즘보다 성능이 우수하고 하드웨어 구현에 적합한 새로운 MFSS (Modified Four-Step Search) 알고리즘을 제안한다. 제안하는 알고리즘의 추정 과정은 일정한 규칙을 갖기 때문에 하드웨어 구현에 적합하고, 모의실험을 통해 거의 FS(Full Search) 성능에 근접할 정도로 기존의 고속 움직임 추정 알고리즘보다 성능의 우수함을 확인하였다. 본 논문에서는 이러한 MFSS(Modified Four-Step Search) 움직임 추정 알고리즘을 이용한 효율적인 움직임 추정 및 보상의 VLSI 구조를 제안하고 설계 결과를 소개한다. 움직임 추정 및 보상기 설계에서 중요한 고려 사항은 설계 결과의 하드웨어적인 크기와 출력이 나오기까지의 필요한 지연 시간인데, 본 논문에서는 9개의 PE(Process Element)만을 이용하여 구현함으로써 전체 로직의 양을 최적화 하였고, 움직임 추정기와 보상기를 결합함으로써 메모리를 공유하고 필요한 지연시간도 줄이는 구조를 제안한다.

Abstract

This paper proposes a new fast block-matching algorithm, named MFSS(Modified Four-Step Search) algorithm, which has better performance and is more adequate for hardware realization than the existing fast algorithms. The proposed algorithm is suitable for hardware realization since it has a unique regularity during the search procedure. It is shown from simulation results that its performance is close to that of FS(Full Search) algorithm. This paper also proposes a VLSI architecture and presents some design results of a motion estimator and compensator which adopted the MFSS algorithm. The important aspects considered in designing a motion estimator and compensator are hardware complexity of design results, and total delay needed to generate the motion compensated data after finding the motion vectors. Hardware complexity is minimized by using just nine PE(Process Element)'s, and total delay is minimized by sharing search memory of the motion estimator and compensator.

I. 서 론

최근의 동영상 압축기술은 멀티미디어 통신, 비디오

폰, 원거리 화상회의, DVD, HDTV등 그 응용 분야가 점차 확대되고 있다. 영상 압축 기술의 핵심은 연속되는 비디오 신호에 존재하는 시간적, 공간적 정보

* 正會員, 漢陽大學校 制御計測工學科
(Dept. of Control & Instru. Eng., Hanyang Univ.)

接受日字: 1998年3月4日, 수정완료일: 1998年7月4日

의 중복성 이용에 있다. 시간적 정보의 중복성을 제거하는 방법으로는 동영상 신호의 움직임 보상 부호화 기법이 적용된다. 특히 움직임을 추정하는 부분은 방대한 연산을 필요로하기 때문에 동영상 부호화기의 실시간 구현에 어려움이 따른다.

움직임 벡터 추정 방법으로는 블럭단위로 움직임 정보의 유사성을 계산하는 블럭 정합 알고리즘(BMA: Block Matching Algorithm)이 많이 이용된다. 블럭 정합 알고리즘에는 FS(Full-Search) 알고리즘을 비롯하여 TSS(Three-Step Search) 알고리즘^[2], HS(Hierarchical Search) 알고리즘^[3], FSS(Four-Step Search) 알고리즘^[4] 등의 많은 추정 알고리즘들이 발표되었다. 이 중 FS는 가장 좋은 성능을 갖지만 많은 연산량이 필요하므로 실시간 구현에 어려움이 있고 HS는 고속 알고리즘의 가장 이상적인 형태이나 역시 연산량이 많고 구현을 위한 VLSI 구조가 복잡하다. TSS는 가장 많이 사용되는 대표적인 고속 탐색 알고리즘이지만 통계적인 움직임을 고려하지 않고 모든 움직임 벡터의 가능성을 같게 보기 때문에 실제 적용에서는 비효율적인 면을 나타낸다. 그 반면 FSS는 TSS와 비슷한 양의 연산으로 TSS 보다 높은 성능을 갖는다.

블럭정합 움직임 추정 알고리즘의 하드웨어 구현에 관해서도 많은 연구 결과가 발표되었다. Array Processor를 이용한 구현 방법^{[11][12]}, FS(Full Search) 알고리즘^{[13][14]}, HS(Heuristic Search) 알고리즘^[15], TSS(Three Step Search)^[16] 등 특정한 알고리즘에 근거한 구현 방법 및 구조에 관한 연구가 수행되었다. 앞에서 설명하였듯이 FS와 HS 알고리즘은 우수한 성능을 갖지만 많은 연산량이 필요하기 때문에 실시간 구현에 어려움이 따른다. 고속 탐색 알고리즘 중에서 가장 자주 사용되는 TSS의 경우에는 연산량은 적지만 성능이 우수하지 못하고, 구현상에서도 알고리즘이 단계별로 탐색점의 배치가 틀리기 때문에 하드웨어 구조가 복잡해진다.

본 논문에서는 FSS 알고리즘을 변형하여 FS보다 적은 수의 연산으로도 FS에 거의 근접하는 성능을 갖고 하드웨어 구현에 적합한 MFSS(Modified Four-Step Search) 알고리즘을 제안한다. 또한 제안하는 MFSS 알고리즘에 근거한 효율적인 움직임 추정 및 보상기의 구조와 VHDL을 이용하여 설계된 결과를 소개한다. 특히 9개만의 병렬 연산 요소를 이용

한 구조를 제안하고, 움직임 추정 및 보상을 위해 필요한 메모리의 효율적인 구조를 제안한다. 움직임 추정 및 보상기 설계에서 추정 성능이외에 중요한 고려 사항은 설계 결과의 하드웨어적인 크기와 출력이 나오기까지의 지연 시간이다. 본 논문에서는 움직임 추정기와 보상기를 결합함으로써 메모리를 공유하고 필요한 지연 시간도 줄일수 있도록 설계하였다. 또한 필요한 지연 시간을 단축시키기 위해 데이터의 통신 버스를 32 비트로 확장하여 4개의 데이터를 병렬로 처리하였다.

본 논문의 주요 구성은 다음과 같다. II 장에서는 새로운 MFSS 추정 알고리즘을 제안하고 모의실험을 통한 성능 결과를 소개한다. III장에서는 MFSS 알고리즘을 근거로 하는 움직임 추정기의 구조에 관하여 설명하고 IV장에서는 움직임 보상기의 구조 및 설계에 관하여 설명한다. V장에서는 VHDL을 이용하여 설계한 움직임 추정기와 보상기의 설계 결과를 소개한다. 마지막으로 VI장에서 결론을 맺는다.

II. Block-Matching Algorithm

1. MFSS(Modified Four-Step Search) 알고리즘

FS 알고리즘은 탐색 영역 내의 모든 탐색점과 비교하는 방법이다. 이 알고리즘은 모든 탐색점에 대해 비교하기 때문에 탐색 알고리즘 중 가장 뛰어난 성능을 갖지만 연산량이 많아 실시간의 하드웨어 구현에 어려움이 있다.

TSS(Three-Step Search) 알고리즘은 고속 알고리즘 중 가장 널리 알려진 알고리즘으로 FS 알고리즘에 비해 계산량을 크게 줄였으며 움직임이 적은 영상에 대해서는 적응력이 떨어지지만 움직임이 큰 영상에 대해서는 어느 정도 신뢰할 만한 움직임 벡터를 구할 수 있는 알고리즘이다. TSS 알고리즘이 움직임 벡터의 통계학적 분포를 고려하지 않고 모든 움직임 벡터의 확률이 동일하다고 보고 탐색점을 선정하기 때문에 성능이 떨어지는 문제점이 있다. 이를 보완하기 위해 움직임 벡터의 통계학적 발생 확률을 고려하여 탐색점을 선정한 FSS(Four-Step Search) 알고리즘이 소개되었다.^[5] 통계학적으로 보면 움직임 벡터의 분포가 대부분 -2 ~ 2 사이에 분포한다는 것을 알 수 있다. 따라서 이 알고리즘에서는 첫번째 단계에서 -2 ~ 2 사이의 9 점을 탐색점으로 선정하여 탐색을 시작하였다. 움직임이 적은 영상에서는 TSS 보다 정확한 움

- Syst. Video Technol., vol. 5, no. 3, pp. 231-236, June 1995.
- [6] M. J. Chen, L. G. Chen, and T. D. Chiueh, "One-dimensional full search motion estimation algorithm for video coding," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 4, no. 5, pp. 504-509, Oct. 1994.
- [7] R. Li, B. Zeng, and M. L. Liou, "A new three-step search algorithm for block motion estimation," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 4, no. 4, pp. 438-442, Aug. 1994.
- [8] B. Liu and A. Zaccarin, "New fast algorithms for the estimation of block motion vectors," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 3, no. 5, pp. 438-442, April 1993.
- [9] M. Ghanbari, "The cross-search algorithm for motion estimation," *IEEE Trans. Commun.*, vol. 38, no. 7, pp. 950-953, July 1990.
- [10] L. W. Lee, J. F. Wang, J. Y. Lee, and J. D. Shie, "Dynamic search window adjustment and interlaced search for block-matching algorithm," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 3, no. 4, pp. 85-87, Feb. 1993.
- [11] T. Komarek and P. Pirsch, "Array architectures for block-matching algorithms," *IEEE Trans. Circuits Syst.*, vol. 36, no. 10, pp. 1301-1308, Oct. 1989.
- [12] S. B. Pan, S. S. Chae, and R. H. Park, "VLSI architectures for block matching algorithms using systolic arrays," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 6, no. 1, pp. 67-73, Feb. 1996.
- [13] L. D. Vos and M. Stegherr, "Parameterizable VLSI architectures for the full-search block-matching algorithm," *IEEE Trans. Circuits Syst.*, vol. 36, no. 10, pp. 1309-1316, Oct. 1989.
- [14] C. H. Hsieh and T. P. Lin, "VLSI architecture for block-matching motion estimation algorithm," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 2, pp. 169-175, June 1992.
- [15] S. Dutta and W. Wolf, "A flexible parallel architecture adapted to block-matching motion-estimation algorithms," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 6, no. 1, pp. 74-86, Feb. 1996.
- [16] H. Jong, L. Chen, and T. Chiueh, "Parallel architectures for 3-step hierarchical search block-matching algorithm," *IEEE Trans. Circuits Syst. Video Technol.*, vol. 4, no. 4, pp. 407-416, Aug. 1994.
- [17] Y. S. Jehng and L. G. Chen, "An efficient and simple VLSI tree architecture for motion estimation algorithms," *IEEE Trans. Signal Process.*, vol. 41, no. 2, pp. 889-900, Feb. 1993.
- [18] K. Yang, M. Sun, and L. Wu, "A family of VLSI designs for the motion compensation block-matching algorithm," *IEEE Trans. Circuits Syst.*, vol. 36, no. 10, pp. 1317-1325, Oct. 1989.
- [19] LSI Logic CCITT Video Compression Databook, L64720 Motion Estimation Processor, LSI Logic, 1989.

 저 자 소 개

李東濂(正會員)

1986년 한양대학교 전자공학(공학사). 1988년 미국 The Univ. of Texas at Austin 전기 및 컴퓨터 공학과(공학석사). 1991년 미국 The Univ. of Texas at Austin 전기 및 컴퓨터 공학과(공학박사). 1991년 ~ 1994년

LG전자 중앙연구소 선임연구원. 1994년 ~ 현재 한양대학교 제어계측공학과 조교수. 주관심분야는 영상처리 및 압축, 디지털 시스템, VLSI 설계