

## 표면 코팅된 분말을 이용하여 제조된 반도체 SrTiO<sub>3</sub> 소결체의 입계화학 및 전기적 특성

박명범 · 김정돈\* · 허 현 · 조남희

인하대학교 무기재료공학과

\*한국과학기술연구원 세라믹스연구부

(1999년 7월 27일 접수)

### Grain Boundary Chemistry and Electrical Characteristics of Semiconducting SrTiO<sub>3</sub> Ceramics Synthesized from Surface-Coated Powders

(Received July 27, 1999)

Myung-Beom Park, \*Chong-Don Kim, Hyun Heo and Nam-Hee Cho

Department of Ceramics Engineering, Inha University, Incheon 402-751, Korea

\*Division of Ceramics, KIST, Seoul 136-791, Korea

#### 초 록

반도체 SrTiO<sub>3</sub> 분말 표면에 습식화학 표면코팅 처리를 행한 후, 가압소결하여 다결정 세라믹을 제조하였으며, 이들의 입계 결합화학 특성 및 전기적 특성을 고찰하였다. 반도체 SrTiO<sub>3</sub> 분말을 체질과 침강법을 이용하여 1-10 μm 10-20 μm 등의 크기 구간별로 분리하였으며, 습식 화학 처리 방법을 이용하여 분리된 분말 표면에 Na<sup>+</sup>를 흡착하였다. 가압 소결체 입계의 폭은 수 nm 이하이며, 입계 물질들은 비정질 상태로 존재하였다. 분말 표면에 코팅된 물질이 가압 소결체의 입계에 국부적으로 존재하였으며, 5 w/o의 코팅물질을 이용하여 제조된 가압소결체 입자 내부로의 확산 깊이는 약 30 nm이었다. 가압 소결체 시편의 문턱 전압, 입계 저항 그리고 전위 장벽은 사용된 분말에 코팅된 입계 첨가물의 양이(0-5 w/o) 증가함에 따라서 0.67-80.9 V/cm, 2.27-13.0 kΩ 그리고 0.05-1.44 eV로 각각 증가하였다.

#### ABSTRACT

The defect chemistry and electrical characteristics of the grain boundaries of semiconducting SrTiO<sub>3</sub> ceramics, synthesized with wet-chemically surface-coated powders, were investigated. The starting powders were separated into groups of 1-10 μm, 10-20 μm, etc by sedimentation and sieving methods. Na<sup>+</sup> ions were absorbed on the powder surfaces by wet chemical-treatment method. The width of the grain boundary ranged up to several nm, and the intergranular materials was amorphous. The additives, coated on the surface of the powders were observed to be present at the grain boundaries of the ceramics. The diffusion depth of the additives into grains was about 30 nm for the SrTiO<sub>3</sub> ceramics synthesized with 5 w/o coated materials. The threshold voltage, grain boundary resistance and boundary potential barrier of the ceramics increased from 0.67 V/cm, 2.27 kΩ and 0.05 eV to 80.9 V/cm, 13.0 kΩ and 1.44 eV with increasing the amount of the additives from 0 to 5 w/o, respectively.

**Key words :** SrTiO<sub>3</sub>, Semiconducting, Grain boundary, Boundary potential barrier

#### 1. 서 론

컴퓨터, 신호처리, 통신, 전력 전송, 제어 시스템 등을 포함하는 전자 산업에서의 전자 세라믹 부품에 대한 수요는 증가하고 있으며, 최근에는 전자제품이 고성능화됨에 따라 전자 세라믹의 고기능성이 요구되고 있다. 일반적으로 전자 세라믹의 전기적 특성은 세라믹 재료 내의 입계구조 및 화학특성에 의해서 결정되며, 특히 바리

스터, PTC 부품, 가스센서 등에서 중요하게 이용되는 페로브스카이트 세라믹의 전기적 특성은 입계 구조 및 화학적 특성에 의해서 결정되는 것으로 알려져 있다.<sup>1,2)</sup>

많은 연구자들이 입계 구조 및 화학적 특성과 입계에 의해서 발생하는 전자 세라믹의 독특한 전기적 거동의 상관관계에 큰 관심을 가지고 있으며, 입계 및 화학특성을 제어하기 위해서 많은 연구들이 진행되고 있다.<sup>3,4)</sup> 전자 세라믹스의 입계화학 및 전기적 특성의 제어 기법으

로, 기존의 세라믹스 공정에서 열처리에 의한 특정 첨가물의 열역학적인 편석(segregation)에 의한 기법과<sup>30)</sup> 소결 후 이차 열처리에<sup>79)</sup> 의한 연구들이 주로 수행되어지고 있다. 그러나, 이러한 기존의 세라믹스 제조 기법으로 입계 구조와 입계 조성물의 분포를 제어하는 것은 많은 시행착오적(trial & error) 경험을 요구하고, 또한 대부분의 경우에 불균일한 입계의 화학적 상태에 의하여 특성 제어의 한계를 나타낸다.<sup>30)</sup> 결과적으로 기존의 세라믹스 공정에 의한 입계 제어에 관한 많은 연구에도 불구하고, 전자 세라믹스의 입계와 전기적 특성과의 상관관계에 대한 이해와 제어 성과는 매우 미흡한 형편이다.

최근에 소결시 사용되는 원료 분말표면 처리를 이용하여 세라믹의 입계구조 및 입계 첨가물의 분포를 제어하는 시도가 몇몇 연구자들에 의해서 행해지고 있다.<sup>10-15)</sup> 이 기법을 응용하면 일정한 공정에 의해 제조된 분말의 표면에 특정한 첨가물을 코팅하여 세라믹 내의 입계화학과 미세구조를 제어할 수 있다. 특히 입계 첨가물에 대하여 거의 독립적으로 입자의 화학과 전기적 특성을 부여할 수 있으며, 또한 입계 첨가물을 균일하게 소결체 내의 모든 입계 주위에 분포시킬 수 있다. 그러나, 분말의 효과적인 코팅 기법의 확립과 이러한 기법에 의해 제조된 세라믹스 내의 입계 화학특성과 이에 상관되는 전기적 구조에 대한 고찰은 아직 미흡한 형편이다.

본 연구에서는 전자 세라믹스 내의 입계 첨가물의 불균일성을 해결하고, 입계 제어의 정밀성을 향상시키기 위해, Fig 1과 같이 출발 물질로서 반도체 산화물 소결체 분말의 표면에 특정한 첨가물을 흡착한 후, 가압 소결하여 전자 세라믹스 내의 입계에 이들 첨가물이 균일한 분포를 가지도록 세라믹을 제조하였다. 또한 이들 세라믹스 입계의 구조 및 화학적 특성을 분석하였으며, 전기적 특성과의 상관관계를 고찰하였다.

## 2. 실험 및 분석방법

### 2.1. 반도체 산화물 소결체 제조

반도체 SrTiO<sub>3</sub> 소결체를 얻고자 SrCO<sub>3</sub>, TiO<sub>2</sub> 분말을 출발물질로 사용하였다. 소결체가 반도체성을 가지도록 하기 위하여 0.04 mol Nb<sub>2</sub>O<sub>5</sub>를 첨가하였으며, 액상 소결성을 향상시키고자 화학양론적인 SrTiO<sub>3</sub> 산화물 조성보다 0.5 m/o 과량의 TiO<sub>2</sub>를 첨가하였다. 에탄올과 지르코니아 볼을 사용하여 24 시간동안 습식 혼합한후, 건조 오븐에서 20시간 동안 건조하였다. [100°C에서 4시간 동안 하소한 후, 이들을 재분쇄하고, 1,000 kg/cm<sup>2</sup>의 성형 압력으로 1축 가압하여 디스크 형태로 성형하였다. 성형된 시편은 1550°C에서 4시간 동안 질소-수소 분위기 (N<sub>2</sub>:H<sub>2</sub>=9.1)에서 소결하였다.




Fig. 1. Schematic diagram of the microstructure and the distribution of grain-boundary additives (a) Semiconductive SrTiO<sub>3</sub> ceramic powders. The powder surfaces were coated with particular materials. (b) Hot-pressed ceramics. The ceramics were prepared by hot-pressing the surface-coated semiconductive powders shown in (a).

### 2.2. 분말 표면 코팅 및 가압 소결체 제조

제조된 소결체를 기계적으로 분쇄하였다. 분쇄된 분말을 체번호 100, 120, 200, 325, 400의 체를 순서대로 이용하여, 75-125 μm, 45-75 μm, 38-45 μm, 0-38 μm의 분말 크기 범위를 가지는 분말로 분리하였다. 0-38 μm으로 분리된 분말을 침강법에 의해서 0-1 μm, 1-10 μm, 10-20 μm, 20-38 μm의 분말 크기 범위 가지는 분말로 분리하였다. 이들 분말을 NaOH 용액(0 w/o, 1 w/o, 5 w/o)에 담가서 건조 오븐에서 건조하면서 분말 표면에 NaOH 용액에 상관된 물질(Na<sup>+</sup>, OH<sup>-</sup>)이 흡착 되도록 하였다. 흡착된 분말을 1250°C에서 30분 동안 25 MPa로 가압하며, N<sub>2</sub> 분위기에서 가압 소결 하였다

### 2.3. 분말 및 소결체의 특성

분말의 크기와 소결체의 입도 분포를 측정하기 위해서

광 산란 장치(PCS: photon correlation system, Malvern Instruments S4700 Version)와 주사 전자 현미경(SEM: scanning electron microscopy, Hitachi X-650)을 각각 이용하였다. 분말과 입자의 크기 측정에서는 선형교차기법(linear intercept technique)을 적용하였다.<sup>16)</sup> 제조된 소결체의 미세구조와 화학적 특성을 측정하기 위해서 SEM과 투과 전자 현미경(TEM: transmission electron microscopy, Philips SM200)을 이용하였다. TEM은 200 kV 가속 전압 하에서 작동하였으며, 입체의 화학 분석을 위하여 약 2 nm 크기의 전자 탐침과 에너지 분산 기법(EDS: energy dispersive spectroscopy)을 사용하였다. 입체 첨가물의 입자 내부로의 확산 깊이를 파악하기 위해서 오제이 전자 장치(AES: Auger electron spectroscopy, Perkin-Elmer phi model 670)를 사용하였다. AES 분석에서는 5 kV로 가속된 Ar<sup>+</sup>이온을 사용하여 입체 표면으로부터 입자 내부로 스퍼터링하면서, 12초마다 분석을 행하였다. 본 실험 조건에서의 스퍼터링 속도는 약 5 nm/min 이다.<sup>8,17)</sup>

2.4. 소결체의 전기적 특성

전기적 특성을 측정하기 위한 시편을 제조하고자, 소결체의 양면을 경면 연마하여, 가로×세로×높이가 10 mm×10 mm×1 mm 되게 하였으며, 소결체의 양면에 Ag 전극(DOTITE, type D-500, 일본)을 얇게 칠한 후 650°C에서 열처리하였다. 소결체의 전류-전압(I-V) 특성은 전위계(electrometer, Keithely 617)를 사용하여 측정하였다. 복소 임피던스와 정전용량-전압(C-V) 특성을 측정하기 위해서 임피던스 분석기(Impedance Analyzer, Hewlett Packard LF 4192A)를 사용하였다. 복소 임피던스의 측정은 직류 바이어스 전압을 가하지 않은 상태에서 진폭 0.1 V와 주파수 5 Hz-13 MHz 교류를 이용하여 수행하였다. C-V 특성 측정은 진폭 0.1 V와 주파수 1 MHz의 교류를 이용하여 수행하였으며, 이때 0 V로부터 10 V까지의 바이어스 전압 범위에서 0.05 V 간격으로 측정하였다.

3. 결과 및 고찰

3.1. 분말 표면 코팅 및 소결체 입도 분포

1550°C 환원분위기에서 소결되어, 입자크기가 약 300 μm인 입자로 구성된 소결체를 분쇄한 후 크기별로 분리된 분말의 누적 분포를 Fig. 2에 나타내었다. 분말에는 부입자(sub-grain)가 관찰되지 않았다. 이들 소결체 분말을 가압소결하여, 다결정 소결체를 제조하므로, 분말 표면은 제조된 세라믹스의 입계가 되며, 분말의 표면에 흡착된 물질은 입계의 화학을 결정하는 중요한 역할을 한다.




Fig. 2. Cumulative size distribution of the semiconductive SrTiO<sub>3</sub> particles; (a) 0-1 μm, (b) 1-10 μm, (c) 10-20 μm, (d) 20-38 μm and (e) 38-45 μm

NaOH 용액에 크기에 따라 분리된 분말을 담가서 분말 표면에 용액에 상관된 물질(Na<sup>+</sup>, OH<sup>-</sup>, H<sup>+</sup>, H<sub>2</sub>O)들을 흡착시켰다. 용액중의 분말 표면 부근의 물질 분포를 Fig. 3에 나타내었다. 이 그림에서 보듯이 SrTiO<sub>3</sub> 표면은 음의 전하를 나타내며, 용액중의 양이온(Na<sup>+</sup>, H<sup>+</sup>)을 정전기적 인력에 의해서 흡착하여 흡착층을 생성하며, 흡착층의 표면에 약한 정전기적 인력에 의해서 음이온(OH<sup>-</sup>)이 약하게 붙어서 Stern 층을 생성한다. 이 층 밖에는 용액중 이온들이 유동적인 확산층을 이루게 되는 것으로 여겨진다.<sup>18,19)</sup> 용액 내에서 분말 표면 부근의 층들은 100°C 이하의 건조 과정중 식 (1)과 같이 분말표면에 Na<sup>+</sup> 이온이 주로 흡착되며, 약 300°C 이상의 온도에서 식 (2)와 같이 흡착물질이 Na<sub>2</sub>O의 산화물로 변하는 것으로 여겨진다.<sup>20)</sup>





Fig. 3. Schematic diagram of the distribution of materials near the surface of the SrTiO<sub>3</sub> powders in NaOH solution.



Fig. 4는 크기에 따라 분리된 분말중 1-10 μm 크기의 범위에 해당되는 분말을 이용하여 가압 소결된 세라믹으로부터 관찰된 SEM 사진이다. 이 그림에서 보이듯이, 가압 소결과정을 통해 제조된 세라믹 입자의 크기가 매우 균일함을 알 수 있으며, 평균 입자 크기는 사용된 분말의 평균 크기와 거의 일치함을 알 수 있다.(Fig. 5) 즉, 가압소결과정 중에서 입자 성장이 거의 나타나지 않기 때문에, 크기에 따라 분리된 분말이 본 실험 조건에서 입자의 크기에 해당되며, 결과적으로 이러한 공정과정에 의하여 세라믹의 입자크기를 제어할 수 있음을 보여준다.

### 3.2 입계 결합화학 특성

Fig. 6 (a)는 코팅된 분말을 이용한 가압 소결체의 명




Fig. 4. SEM image of the hot-pressed SrTiO<sub>3</sub> ceramics. The ceramics was prepared with the semiconductive SrTiO<sub>3</sub> powders with diameters ranging from 1 to 10 μm. The surface of the powders was coated by wet-chemical methods.







Fig. 5. Average size of the particles and the grains with separation range.



(a)



(b)



(c)

Fig. 6. The TEM image, micro-diffraction patterns and EDS spectra in hot-pressed SrTiO<sub>3</sub> ceramics. The ceramics were synthesized from powders coated with Na<sub>2</sub>O (a) Bright-field TEM image. The insets are a micro-diffraction patterns obtained from region A and region G1. (b) EDS spectrum from region B. (c) EDS spectrum from region G1

시아상으로서, 본 연구의 분말 코팅기법에 의해 제조된 소결체의 입계는 기존의 세라믹스 공정이나 소결후 확산 공정에 의해 제조된 세라믹스의 입계와 비교시 좁고 균일한 특성을 보여준다.<sup>9,11,23</sup> 즉, 입계 첨가물을 소결(열처리)공정 전에 분말 표면에 균질하게 분포시킴으로서, 기존의 공정과 비교하여 입계 첨가물의 분포 균질성을 향상시키며, 결과적으로 균일한 입계구조를 만들 수 있었다.

Fig. 6 (b)와 (c)는 Fig. 6 (a)의 B와 G1에서 각각 얻은 EDS 스펙트럼이다. G1, G2, G3에서는 Sr, Ti, O에 상관된 피크만이 나타나며, 대조적으로 A, B에서는 Na에 상관된 피크가 뚜렷하게 관측되었다 이는 기존의 편석을 이용한 세라믹 공정과 소결후 확산공정에 의해 제조된 세라믹 소결체 내의 입계 및 입계 주위 그리고 삼중점에서 극부적으로 입계첨가물(Na)이 존재하는 것과 유사하였다.<sup>4,9,17,23</sup> 이는 분말의 표면 처리과정에서 NaOH 용액에 상관된 Na가 분말 표면에 흡착된후, 1250°C 가압소결과정에서, 흡착된 Na 이온이 균일하게 입계 및 입계 주위에 극부적으로 존재하기 때문이다.

A 지점과 G1에서 얻은  $\mu$ -회절도를 Fig. 6 (a)의 우측과 좌측 상단에 각각 나타내었다. Fig. 6 (a)의 G1, G2, G3는 단결정 회절패턴을 나타내며, 이의는 대조적으로, A 영역은 비정질패턴을 나타내었다 입계에 존재하는 Na와 입자로부터 입계면으로 확산된 Sr, Ti, O 등에 의해 생성되는 입계 물질은 비정질 상태로 존재함을 알 수 있다.

가압 소결 이전 흡착층은 식 (2)에서 처럼 Na와 O로 구성( $\text{Na}_2\text{O}$ )되었으며, Na와 O의 몰비가 2:1( $\text{Na:O}$ )이다. 분말의 표면을 포함한 분말 조성이  $\text{SrTiO}_3$ 이며, 몰비가 1:1정하다고 가정하면, 가압 소결 이전의 흡착층과 분말 표면 부근의 분말의 조성 분포의 모식도를 Fig 7와




Fig. 7. Schematic illustration of the composition distribution of semiconductive  $\text{SrTiO}_3$  powders coated with  $\text{Na}_2\text{O}$  before hot-pressing.

같이 나타낼 수 있다

가압소결체의 입계 주위에서 생성되는 결합화학분포를 입계면으로 부터의 거리에 따라 조사하고자, 가압 소결된 시편을 파단시켜 파단면으로부터 깊이에 따른 성분을 조사하였다. Fig. 8 (a)에서 P로 표기된 파단면 부분은 Na에 의한 콘트라스트를 강하게 보이며, 따라서 Na이 극부적으로 존재하는 입계면으로 여겨진다. Fig. 8 (a)의 P




Fig. 8. The ceramics was prepared with the semiconductive  $\text{SrTiO}_3$  powders coated with  $\text{Na}_2\text{O}$ . (a) SEM image of the fractured surface of the  $\text{SrTiO}_3$  ceramics. A region indicated with letter P was used for AES depth-profiling analysis (b) AES spectra with cycle axis representing the depth from a boundary to inner region of grains in P. (c) AES concentration profiles of Sr, Ti, Na and O with distance from a grain boundary in P.

부분에서 깊이에 따른 AES 스펙트럼 결과를 Fig. 8 (b)에 나타내었다. 가로축은 오제이 전자의 운동에너지를 나타내며, 세로축은 표면으로부터의 깊이에 상관되는 cycle 횟수이다. 본 실험에서 50회(cycles)는 약 100 nm에 해당한다.<sup>8,17)</sup> Fig. 8 (b)에서 보듯이, 가압 소결동안 분말 표면의 흡착물질(Na, O)이 입자 내부로 확산되었고, 분말 조성 물질(Sr, Ti, O)이 반대 방향으로 확산된 것으로 보인다.

Fig. 8 (c)는 입계면으로부터 입자내로 스펙터를 수행함에 따른 조성을 나타내고, 이로부터 입계로부터 거리(x)에 따른 Sr, Ti, O 그리고 Na의 조성(C<sub>M</sub>, M=Sr, Ti, O, Na)의 함수를 구하여, 식 (3)-(6)에 나타내었다. 단, 노이즈에 의한 조성의 기여는 전체 조성 100%에 대하여 약 1%를 고려하였다.

$$C_O = 60 - 5.54 \exp(-x/1.25) \quad (3)$$

$$C_{Sr} = 20.0 - 5.4 \exp(-x/23.5) \quad (4)$$

$$C_{Ti} = 20.0 - 3.68 \exp(-x/5) \quad (5)$$

$$C_{Na} = 12.3 \exp(-x/4.25) \quad (6)$$

식 (3)으로부터, O 공공의 95%에 해당하는 양은 3.8 nm 범위 안에 존재하며, 입자의 입계면 부분에서 O의 급격한 감소가 나타난다. 이는 Fig. 7에서 보듯이 가압 소결전 SrTiO<sub>3</sub> 분말에서의 O의 조성이 흡착층의 O의 조성보다 약 2 배만큼 많기 때문에, 가압 소결 동안 O이 입자로부터 입계로 확산된 것으로 여겨진다. 식 (4)와 식 (5)로부터, Sr과 Ti 공공의 95%에 해당하는 양은 입계로부터 각각 70.4 nm와 15.0 nm 범위 안에 존재한다. 입계로부터 약 15 nm 범위 안에 있는 Ti만이 입계로 확산되는 것에 비교하여, Sr는 입계로부터 약 70 nm 범위 안에 있는 것까지 폭넓게 입계로 확산되는 것으로 보인다. 식 (6)으로부터, 입계로부터 확산된 Na의 99.9%에 해당하는 양이 입계로부터 29.4 nm 범위 안에 존재하며, Na는 약 30 nm 내부까지 확산된 것으로 여겨진다. SrTiO<sub>3</sub> 결정에서 Na<sup>+</sup>(1.02 Å, C.N.=6)이온이 격자간 이온 상태로 놓일 수 있는 가능성은 거의 없으며, Sr<sup>2+</sup>(1.26 Å, C.N.=8)이온이 Ti<sup>4+</sup>(0.61 Å, C.N.=6)이온보다는, 크기와 전하 측면에서, Na<sup>+</sup> 이온과 유사하기 때문에, 가압 소결과정에서 Na<sup>+</sup> 이온이 주로 Sr<sup>2+</sup> 이온에 의해 치환되는 것으로 여겨진다.<sup>8,12,23)</sup>

### 3.3 입계의 전기적 특성

입계면에 인접한 영역에서는 과잉의 음전하가 나타나며, 이 음전하는 다음의 식 (7)과 같이 나타낼 수 있다.

$$\rho(x) = \sum_{i=1}^{\infty} z_i q M_i(x) \quad (7)$$

$\rho$  = total charge/unit volume

$z_i$  = charge number per defect

$q = 1.602 \times 10^{-19} \text{C}$

$M_i(x)$  = density of defect(Na<sup>+</sup><sub>Sr</sub>, V<sub>O</sub>, V<sub>Sr</sub><sup>///</sup>, V<sub>Ti</sub><sup>///</sup>)

입계 주위에서 존재하는 전하의 분포는 Fig. 8 (c)와 식 (7)에 의해서 Fig 9처럼 나타난다. 식 (7)으로부터, 음전하  $\rho(x)$  총량의 95%에 해당하는 층의 두께는 70 nm이었다. 본 실험 조건에서 5 w/o 코팅물질이 코팅된 세라믹스의 과잉의 음전하층은 약 70 nm 정도의 폭을 나타낸다.

Fig. 10은 SrTiO<sub>3</sub> 가압 소결체의 입계 결함화학구조에 대한 모식도이다. 이 모식도에서 보듯이 SrTiO<sub>3</sub> 소결체의 입계면, 확산층(또는 과잉음전하층), 공간전하층 그리고 벌크영역을 나타낸다. 영역 1은 입계간 물질이 거의




Fig. 9. Distributions of charged defects with distance from grain boundaries indicated with letter P shown in Fig. 7 (a).





Fig. 10. Schematic illustration of an inner grain boundary region. 1: grain boundary plane, 2: excess negative charge layer, 3: depletion layer and 4: bulk region.

존재하지 않거나 또는 흡착 물질(Na, O)과 입자로부터 확산된 물질(Sr, Ti, O)로 구성된 수 nm 이하의 비정질 입계간 물질 등이 놓이는 입계면을 나타낸다. 영역 2는 확산층으로서 앞의 AES 깊이성분조사에서 보듯이, Na<sup>+</sup> 이온, V<sup>III</sup><sub>Ti</sub>, V<sup>III</sup><sub>Sr</sub>, V<sub>O</sub> 등의 결합에 관련된 전하들이 이 층내에 놓여있다. Na<sup>+</sup>는 식 (8)과 같이 입자의 부격자인 Sr<sup>2+</sup>, Ti<sup>4+</sup>의 양이온을 치환하여 받개준위(accepter level)를 형성하며 전자를 받아 채워지게 된다.



특히 Na<sup>+</sup> 이온의 입계면으로부터 입자로의 활발한 확산에 의하여 Na<sup>+</sup><sub>Sr</sub> 결합이 입계 주위에 많이 생성되고, 반면에 Na<sup>+</sup>와 Ti<sup>4+</sup>는 이온 크기 차이(Na<sup>+</sup>:1.02Å, Ti<sup>4+</sup>:0.61Å)가 크므로, Na<sup>+</sup><sub>Ti</sub>의 양은 상대적으로 작을 것으로 여겨진다. 또한 입계 주위에서의 산소공공의 생성은 입계면에 인접한 원자 면에서 극부적으로 발생하는 것으로 AES 결과는 보여주고 있으며, 그 양은 Na<sup>+</sup><sub>Sr</sub>에 비하여 훨씬 작은 것으로 여겨진다. 영역 3은 이동성 전하의 공핍에 의해 생성된다. 이 영역에서는 영역 2의 과잉 음전하층과 동일한 양의 양의 전하를 나타내는 공간전하층이 전도대의 전자공핍에 의해서 형성된다. 음전하층과 공간전하층의 전하분포에 의하여 발생하는 입계 주위 전기 포텐셜의 모식도를 Fig. 11 에 나타내었다. 영역 4는 산소 빈자리에 기인한 양전하와 전도대의 전자가 전기적 중성을 이루게 되는 벌크 영역이다.<sup>9,89)</sup>

3.4 소결체의 전기적 특성

Fig. 12 (a)-(c)는 흡착 물질의 양이 각각 0 w/o, 1 w/o, 5 w/o인 분말을 이용하여 제조된 가압 소결체의 I-V 특성, 복소 임피던스 스펙트럼 그리고 C-V 특성이다. Table 1은 입계 첨가물의 양에 따른 문턱전압, 입계저항, 전위 장벽, 주계 농도 그리고 전자공핍폭을 나타낸다.

코팅된 분말을 이용하여 제조된 가압 소결체는 분쇄 과정을 거치기 전의 소결체가 나타내는 I-V 특성과는 달리, Fig. 12 (a)에서 보는 것과 같이 전압이 증가함에 따라서 일정 전압(문턱 전압, V<sub>th</sub>, threshold voltage)에서




Fig. 11. Electrical potential distribution formed from the distribution of charged defects shown in Fig. 9.

전류가 급격하게 증가하는 비선형적인 현상이 나타났다. 코팅된 물질이 0-5 w/o로 증가함에 따라서 문턱 전압이 0.67 V/cm에서 80.9 V/cm로 증가하였다. 이는 입자 내의 Sr<sup>2+</sup>이 입계첨가물 Na<sup>+</sup>에 의해 치환됨에 따라 입계




Fig. 12. Variation of electrical characteristics of the hot-pressed SrTiO<sub>3</sub> ceramics with the amount of coated-materials, (a) I-V relations, (b) complex impedance spectra and (c) C-V relations.

에서 전기장 및 이에 상반되는 전위 장벽이 형성되어 전류에 대한 전압의 비선형적인 특성이 발생하는 것으로 여겨진다(Fig. 11).

코팅된 물질의 양이 각각 0 w/o, 1 w/o, 5 w/o인 분말을 이용하여 제조된 가압 소결체의 복소 임피던스 스펙트럼을 Fig. 12 (b)에 나타내었다. Fig. 12 (b)의 스펙트럼에 대하여, 저항과 정전용량이 병렬로 결합된 입계와 입자저항이 직렬로 연결된 전기적 등가회로를 적용하여 전산모사를 행하여 반도체성을 나타내는 입자와 절연성을 나타내는 입계의 저항을 분리하여 구하였다. Table 1에 보이듯이, 코팅된 물질의 양이 0 w/o에서 5 w/o로 증가함에 따라 입자 저항은 수 Ω으로 거의 일정하였으나, 입계저항은 2.27 kΩ에서 13.0 kΩ으로 증가하였다.

Fig. 12 (a)와 같은 전기전도특성의 요인은 입계에서 형성되는 전자 공핍영역에 의한 전위발생 때문이라고 여겨지며, 시편에 직류 바이어스 전압을 가할 경우 입계의 정전용량이 변하게 된다. 이러한 C-V 특성은 입계전위장벽과 입자의 주개 농도 등을 아래의 관계식 (9)-(10)에서처럼 포함하고 있다.<sup>24)</sup>

$$\left[ \frac{1}{C} - \frac{1}{2C_0} \right]^2 = \frac{2(\phi + qV)}{q^2 \epsilon_s N_d} \quad (9)$$

$$\frac{1}{C_0} = 2 \left[ \frac{2\phi}{q^2 \epsilon_s N_d} \right]^{\frac{1}{2}} \quad (10)$$

C = capacitance per unit area of a grain boundary

C<sub>0</sub> = capacitance at zero applied voltage

ε<sub>s</sub> = dielectric constant of SrTiO<sub>3</sub>

N<sub>d</sub> = donor concentration

φ = grain boundary barrier height

V = applied voltage per grain boundary

이러한 관계식으로부터 분말의 표면 코팅량에 따른 가압소결체의 입계 전기적 특성을 파악하였다. 이 분석에서 소결체 입자는 소결체 평균 입자 크기를 가지는 정육면체 형태를 갖는 것으로 가정하였고, 유전상수는 기지 물질인 SrTiO<sub>3</sub>의 285×ε<sub>0</sub>를 사용하여 계산하였다.<sup>25)</sup> Fig.

12 (c)는 0 w/o, 1 w/o, 5 w/o의 코팅된 물질 분말을 이용하여 제조된 가압소결체의 C-V 관계특성을 보여준다. 코팅물질의 양이 증가함에 따라 입계전위 장벽이 0.05 eV로부터 1.44 eV로 증가하였다(Table 1).

입계를 중심으로 한 쪽 입자 내 전자 공핍 영역의 폭 W는 다음식 (11)에 의해 구할 수 있다.<sup>21,24)</sup>

$$W = (2\epsilon_s \phi / qN_d)^{1/2} \quad (11)$$

코팅된 양에 따른 전자공핍영역의 폭 W는 Table 1에 나타내었다. 코팅된 물질이 증가함에 따라 W가 넓어지며, 입계 주위의 공간전하에 기인한 전위 장벽이 높아지게 되는 것으로 여겨진다.<sup>16,9,21)</sup> 소결체의 표면으로부터 입계를 통한 입계침기를 확산을 위한 이차 열처리 공정에서, 열처리 시간이 증가함에 따라 입자 내로 Na의 확산 양이 증가하고, 입계의 전위 장벽 및 바리스터의 문턱전압이 증가하는 보고가 있다.<sup>8,9)</sup> 본 연구에서는 출발 물질인 반도체 SrTiO<sub>3</sub> 소결체 분말의 표면에 흡착시킨 코팅량을 증가 시킴에 따라, 확산 양이 증가하며, 더불어서 전자공핍층의 폭이 증가하는 것으로 여겨진다. 즉, 코팅량을 증가시킴에 따라 가압소결체 입계의 공핍 영역 폭을 변화시킬 수 있으며, 결과적으로 입계 전위 장벽의 균일한 제어가 가능함을 이 실험의 결과로부터 알 수 있다. 따라서 본 기법은 입자크기 균질성 향상과 더불어 보다 정밀한 기능을 구현할 수 있는 전자 세라믹스의 제조에 응용될 수 있을 것으로 여겨진다.

#### 4. 결 론

표면 코팅된 반도체 SrTiO<sub>3</sub> 소결체 분말을 이용하여 가압 소결체를 제조하므로써, 전자 세라믹스의 입계 구조 및 화학 특성을 제어하고자 하였다. 이 기법을 이용하여 소결체의 입자 크기 분포 및 평균 크기를 정밀하게 제어할 수 있었다. 소결체 입계의 폭은 수 nm 이하의 균일한 입계를 가지며, 입계의 물질들은 비정질 상태로 존재하였다. 표면 코팅 기법을 이용하여 제조된 가압 소결체 내의 입계에 표면 코팅 물질이 선택적으로 존재하였으며, 가압 열처리에 의하여, 이들 물질이 입자 내부로 확산하였으며, 5 w/o의 물질이 코팅된 세라믹스에 대한

**Table 1.** Variation of Threshold Voltage, Grain Boundary Resistance Barrier Height, Donor Concentration and Depletion Width of Na-coated SrTiO<sub>3</sub> with the Amount of Coated Materials

Amount of coated materials (w/o)	Threshold Voltage (V <sub>th</sub> , V/cm)	Grain boundary resistance (R <sub>gb</sub> , kΩ)	Barrier height (Φ, eV)	Donor concentration (N <sub>d</sub> , #cm <sup>3</sup> )	Depletion width (W, nm)
0	0.67	2.27	0.05	1.2×10 <sup>19</sup>	11.5
1	20.3	4.88	0.22	1.2×10 <sup>19</sup>	24.0
5	80.9	13.0	1.44	1.2×10 <sup>19</sup>	61.5



확산 깊이는 약 30 nm 이었으며, 이때 생성되는 음전하층의 폭은 약 70 nm 이었다. 가압 소결체의 시편의 문턱 전압, 입계 저항 그리고 전위 장벽은 사용된 분말 표면에 코팅된 첨가물의 양(0.5 w/o)에 따라 0.67-80.9 V/cm, 2.27-13.0 kΩ 그리고 0.05-1.44 eV로 일정한 경향성을 나타냈다. 즉, 코팅량의 조절에 의하여 입계전위장벽의 높이를 제어할 수 있음을 확인하였다.

### 감사의 글

본 연구는 정보통신부의 정보통신 우수시범학교 지원 사업 정부지원금(1997)으로 구입한 기기로 수행되었으며, 이에 감사드립니다.

### REFERENCES

1. B. M. Kulwicki, "Ceramic Sensors and Transducers," *J. Phys. Chem. Solids*, **45**, 1015-1031 (1984).
2. W. Heywang, "Resistivity Anomaly in Doped Barium Titanate," *J. Am. Ceram. Soc.*, **47**, 484-490 (1964).
3. Y.-M. Chiang and T. Takagi, "Grain-Boundary Chemistry. II, Origin of Electrical Barriers in Positive-Temperature-Coefficient Thermistors," *J. Am. Ceram. Soc.*, **73**, 3286-3296 (1990).
4. S. B. Desu and D. A. Payne, "Interfacial Segregation in Perovskites: III. Microstructure and Electrical Properties," *J. Am. Ceram. Soc.*, **73**, 3407-3415 (1990).
5. P. E. C. Franken, M. P. A. Vieggers and A. P. Gehring, "Microstructure of SrTiO<sub>3</sub> Boundary-Layer Capacitor Material," *J. Am. Ceram. Soc.*, **64**, 687-690 (1981).
6. 강민석, 허현, 조남희, "반도성 BaTiO<sub>3</sub> 소결체 입계의 전위 장벽 및 입계저항 특성," *전기전자재료학회지*, **12**, 219-228 (1999).
7. M. Fujimoto, Y.-M. Chiang, A. Roshko and W. D. Kingery, "Microstructure and Electrical Properties of Sodium-Diffused and Potassium-Diffused SrTiO<sub>3</sub> Barrier-Layer Capacitors Exhibiting Varistors Behavior," *J. Am. Ceram. Soc.*, **68**, C300-C303 (1985).
8. 김태균, 조남희, "입계확산에 의한 반도성 SrTiO<sub>3</sub>의 세라믹스의 입계구조 및 전기적 특성 변화," *한국요업학회지*, **34**, 23-30 (1997).
9. 허현, 조남희, "알칼리 금속 이온의 입계확산에 따른 (Sr,Ca)TiO<sub>3</sub> 소결체의 입계 구조 및 전기적 특성, *한국군사과학기술학회지*, **2**, 170-182 (1999).
10. D. Qi and R. T. Coyle, "Effects of SiC Whisker Treatments on the Performance of SiC Whiskers/Alumina Matrix Composites," *Ceram. Eng. Sci. Proc.*, **71**, 929-933 (1988).
11. J. Homey and W. Vaughn, "Silicon Carbide Whisker/Alumina Matrix Composites: Effects of Whisker Surface Treatment on Fracture Toughness," *J. Am. Ceram. Soc.*, **73**, 394-402 (1990).
12. T. J. Mroz, E. A. Groat, J. P. Bunkner and J. M. Prinzbach, "Improved Carbon Coating for Silicon Carbide Whiskers," *Ceram. Eng. Sci. Proc.*, **15**, 951-958 (1994).
13. P. Yih and D. D. L. Chung, "Silicon Carbide Whisker Copper-Matrix Composites Fabricated by Hot Pressing Copper Coated Whiskers," *J. Mater. Sci.*, **31**, 399-406 (1996).
14. F. A. Selmi and V. R. W. Amarakoon, "Sol-Gel Coating of Powders for Processing Electronic Ceramics," *J. Am. Ceram. Soc.*, **71**, 934-937 (1988).
15. L. Schneider-Stormann, M. Vollmann and R. Waser, "Grain-Boundary Decorated Titanate Ceramics: Preparation and Processing," *Solid State Ionics*, **75**, 123-126 (1995).
16. J. C. Wurst and J. A. Nelson, "Linear Intercept Technique for Measuring Grain Size in Two-Phase Polycrystalline Ceramics," *J. Am. Ceram. Soc.*, **55**, 109-113 (1972).
17. S. B. Desu and D. A. Payne, "Interfacial Segregation in Perovskites II. Experimental Evidence," *J. Am. Ceram. Soc.*, **73**, 3398-3406 (1990).
18. T. Hiemstra and W. H. Van Riemsdijk, "A Surface Structural Approach to Ion Adsorption. The Charge Distribution (CD) Model," *J. Colloid Interface Sci.*, **179**, 488-508 (1996).
19. J. S. Reed, Introduction to the Principles of Ceramic Processing, Chap. 10, pp. 139-141, John Wiley & Sons, Singapore, New York, Chichester, Brisbane and Toronto, 1989.
20. G. C. Maiti and M. Baerns, "Dehydration of Sodium Hydroxide and Lithium Hydroxide Dispersed over Calcium Oxide Catalysts for the Oxidative Coupling of Methane," *Appl. Catal.*, **A127**, 219-232 (1995).
21. B. C. La Course and V. D. W. Amarakoon, "Characterization of the Firing Schedule for Positive Temperature Coefficient of Resistance BaTiO<sub>3</sub>," *J. Am. Ceram. Soc.*, **78**, 3352-3356 (1995).
22. R. Gerhardt, A. S. Nowick, M. E. Mochel and I. Dumler, "Grain-Boundary Effect in Ceria Doped with Trivalent Cations: II. Microstructure and Microanalysis," *J. Am. Ceram. Soc.*, **69**, 647-651 (1986).
23. D. R. Lide, *CRC Handbook of Chemistry and Physics* 74th Edition, 12-79, CRC Press, Boca Raton, Ann Arbor, London and Tokyo, 1993.
24. K. Maker, K. Tsuda and I. Nagasawa, "Capacitance-voltage Characteristics of ZnO Varistor," *J. Am. Ceram. Soc.*, **50**, 4475-4482 (1979).
25. A. J. Moulson and J. M. Hebert, *Electroceramics. Materials Properties Application*, pp. 223-226, Chapman & Hall, 1992.