

# 20 GHz 고정국용 위상고정 VCDRO

## Phase Locked VCDRO for the 20 GHz Point-to-point Radio Link

주한기\* · 장동필\*\*

Hankee Joo\* · Dongphil Jang\*\*

### 요 약

본 논문에서는 아날로그 위상비교기를 이용한 위상고정루프를 소개하였으며, 이 방법을 이용하여 20 GHz 대 고정국용 위상고정 국부발진기를 설계 제작하였다. 이 국부발진기는 하이브리드 형태의 18 GHz VCDRO (Voltage Controlled Dielectric Resonator Oscillator)와 완충증폭기 및 아날로그 위상검출기로 이루어져 있다. 일반적인 크리스탈 발진기의 N배 이외의 주파수를 위상고정하기 위하여 VHF PLL로 구성되어 있다. 국부발진기의 발진전력은 18 GHz에서 약 21 dBm, 고조파억압은 -34 dBc로 안정된 위상고정 상태를 나타내었다. 이때의 SSB위상잡음은 -75 dBc/Hz@10 kHz로 측정되었다.

### Abstract

Design and performance of 18 GHz phase locked dielectric resonator oscillator(PLDRO) for Point-to-point radio link using analog phase locked loop is described which achieve high stability and low SSB phase noise. The module consists of an 18 GHz voltage controlled dielectric resonator oscillator(VCDRO), buffered amplifier, analog phase detector which are integrated to form a miniature hybrid circuit. In addition, containing a low phase noise VHF PLL has been designed to lock any other conventional N times frequency of crystal oscillator.

The module achieves stable phase locked state, exhibits output power of 21 dBm at 18.00 GHz, -34 dBc harmonic suppression and -75 dBc/Hz phase noise at 10 kHz offset frequency from carrier.

### I. 서 론

국간 통신시스템에서 높은 주파수 안정도, 낮은 위상잡음 및 저가격의 국부발진기가 요구하고 있다. 고속 데이터를 전송할 경우 변조방식에 따라 다르나 위상 변조방식의 경우 위상잡음 및 주파수

안정도는 시스템의 용량을 결정하는 중요한 요소이다. 따라서 위상변조방식의 마이크로파대 통신시스템에서 요구되는 위상잡음 및 주파수 안정도를 만족하여야 한다.

주파수 안정을 높이기 위한 방법으로 표 1과 같은 위상고정 방법을 사용하여 설계한다. 기준주파수와 마이크로파대 발진주파수의 위상비교는 아날

「본 논문은 한국전자통신연구원 재직 중 작성된 논문임.」

\*기가무선통신주식회사(Giga-Radio Inc.)

\*\*한국전자통신연구원 무선방송기술연구소 전파기술부(ETRI)

· 논문 번호 : 981127-123

· 수정완료일자 : 1999년 3월 16일

로그 위상비교기와 디지털 위상비교기로 나누어진  
다.

디지털 위상비교기를 사용할 경우 마이크로파대  
발전주파수를 PLL칩의 입력가능 주파수 이하로  
분주할 수 있는 분주기가 필요하다. 현재의 GaAs  
분주기의 최대 입력주파수는 약 14 GHz이하이며  
고가이다. 따라서 디지털 위상비교기는 일반적으로  
넓은 대역의 주파수를 합성할 경우 사용하며, 아날  
로그 위상비교기는 기준주파수의 고조파와 밀리파  
대 발전주파수의 위상비교를 부고조파(Sub-Harmonic)  
믹서를 사용한다. 여기에는 부가적으로 기준주파수  
의 고조파를 발생하기 위한 회로가 필요하다. 일반  
적으로 아날로그 위상비교기는 단일주파수를 위상  
고정 하는 경우에 사용한다.

마이크로파대 이하 PLL주파수 합성기를 이용한  
체배방식의 경우 위상잡음 면에서 우수하나 증폭  
기 및 여파기가 필요하며, 크리스털을 이용한 체배  
방식의 경우 위상잡음이 열악(@100 kHz이상)<sup>[1]</sup>하  
고 복잡도, 크기 및 가격면에서 불리하다. 또한 발  
진기를 구현하기 위한 공진기는 마이크로스트립 선  
로, Cavity, 유전체 공진기(Dielectric Resonator)  
및 YIG(Yttrium Iron Garnet)을 이용한다. YIG를  
이용한 YTO (Yig Tuned Oscillator)는 위상잡음이  
낮고 주파수 안정도가 높으며 광대역 발진이 가능  
한 반면에 평면설계가 불가능하며 가격은 고가이  
며 광대역 주파수 합성기<sup>[2]</sup>에 사용된다.

DRO의 경우 높은 주파수 안정도 및 뛰어난 온  
도 특성<sup>[2]</sup>을 가지며 가격이 싼 장점을 갖고 있다.  
Cavity 및 마이크로 스트립 선로를 이용한 발진기  
의 경우 공진기의 Q가 낮아 높은 위상잡음을 나타  
낸다.

본 논문에서는 높은 주파수 안정도 및 저위상잡  
음의 PLO(Phase Locked Oscillator)를 구현하기  
위하여 유전체 공진기를 사용하여 직렬레환형  
VCDRO 및 완충증폭기를 설계, 제작하였다. 또한  
구조가 간단하면서 가격이 저렴한 아날로그 위상  
비교기를 사용하여 위상고정 국부발진기를 설계,  
제작하였다. 제작에 사용된 기판은 TMM3 15mils  
(Rogers)를 사용하였으며, 회로의 설계 및 해석에  
Libra 6.1을 사용하였다.

## II. 18 GHz PLO 구성 모듈

18 GHz 국부발진기의 구성은 그림 1과 같이 18  
GHz VCDRO, 18 GHz 완충증폭기, 방향성 결합기,  
18 GHz, VHF PLL 및 아날로그 위상비교기로 구  
성되어 있다. 외부에서 기준주파수(10 MHz, 0 dBm)  
을 받아 250 MHz(Pout:18 dBm)대역을 합성하여  
콤 발생기의 입력으로 인가된다. 발생된 250 MHz  
대역의 고조파와 방향성 결합기에 의하여 결합된  
발전전력이 위상비교기의 입력으로 들어간다. 입력  
된 두 주파수의 위상차는 Beat Note형태로 나타나

표 1. 마이크로파대 위상고정 국부발진기 비교

Table 1. Comparison of  $\mu$ -wave phase locked local oscillator.

Lock method Parameters	A-PLL	D-PLL	Multiplied sub Mm-wave PLL	Multiplied crystal
Stability	<.10/°C	<.10/°C	<.10/°C	<.10/°C
Phase noise	Excellent	Excellent	Excellent	Poor
Complexity	Low	Low	High	High
Size	Small	Small	Large	Large
Cost	Low-medium	High	High	High




그림 1. 위상 고정 국부발진기의 구성도  
Fig. 1. A Schematic diagram of phase locked local oscillator.

며 이 위상오차는 루프필터를 이용하여 VCDRO의 위상 동조신호로 사용한다.

2-1 18 GHz VCDRO

VCDRO는 일반적으로 발진기의 출력을 안정화시키기 위하여 출력단에 유전체 공진기를 사용한다. 이 형태의 특성은 잡음 특성은 우수하나 모드 이동, 주파수 히스테리시스 문제, 출력 회로에 유전체 공진기를 이용한 결합기의 사용으로 인한 큰 전송 손실 및 출력 변화와 같은 특성을 나타내므로 일반적으로 DRO의 설계 형태는 유전체 공진기를 케환 및 주파수 결정 소자로 이용한다. 회로 형태로는 직렬 케환, 병렬 케환, 반사형 케환 그리고 두개의 유전체 공진기를 이용한 형태 및 Push-Push형이 있다. 발진기의 설계에 있어 일반적으로




그림 2. VCDRO 회로도  
Fig. 2. A circuit diagram of VCDRO.

발진기의 중심주파수는 18 GHz로 먼저 마이크로스트립 라인과 결합된 유전체 공진기(DRD039EC-018A, Murata)는 측정을 통하여 등가모델링<sup>[4]</sup>하였으며, 베랙터 다이오드(MA46587, M/A-COM)가 연결된 결합선로는 측정하여 구한 결합계수를 이용하여 등가적으로 결합 구조를 구현하였다. 유전체 공진기와 베랙터의 등가 결합구조는 그림 3과 같다.





그림 3. Varactor diode와 결합된 유전체 공진기 등가 모델  
Fig. 3. A equivalent model of the dielectric resonator part with varactor diode.


그림 3과 같은 구조의 등가 모델을 이용하였으며, 높은 Q와 넓은 공진대역<sup>[5]</sup>을 얻기 위하여 비공진 선로 ( $\theta_2 = \theta_3 = \frac{\pi}{8} \lambda$ )를 이용하여 공진부를 설계하였다. 발진기의 일반적인 발진조건<sup>[6]</sup>을 이용하여 설계하였다. 이 회로는 50 Ω 부하에 최적화하여 최대의 출력을 전달하도록 루프 이득이 18 GHz에서 1보다 크고 위상이 0°이 되도록  $\theta_1$  및  $Z_0$ 를 설계하였다. 발진기의 출력정합조건을 만족하도록 출력 정합회로를 설계하였다. 설계에 사용된 GaAs FET는 FLR016XV를 사용하였다.

설계된 VCDRO의 특성은 기본주파수 18 GHz에서 11.7 dBm의 출력, 고조파 억압 -40 dBc로 계산되었다. 계산된 결과에 의하여 제작된 18 GHz VCDRO의 특성은 그림 5와 같이 발진출력 11.9 dBm, 발진주파수 18 GHz( $\pm 5$  MHz), 변조도는 1 MHz/V, 고조파는 -28 dBc로 측정되었다.




(a) 18 GHz VCDRO의 발진조건(Gate)

(a) Oscillating condition of 18 GHz VCDRO(at Gate)




(a) 18GHz VCDRO 의 고조파 특성

(a) Harmonic characteristics of 18GHz VCDRO




(b) 18 GHz VCDRO의 발진스펙트럼

(b) Oscillation spectrum of 18 GHz VCDRO



(b) 18GHz VCDRO의 동조 스펙트럼


(b) Tuned spectrum of 18GHz VCDRO



(c) 18 GHz VCDRO의 배치도(기판 크기=1"×1")

(c) Layout of 18 GHz VCDRO (substrate size=1"×1")

그림 4. 18 GHz VCDRO의 시뮬레이션 결과 및 배치도  
Fig. 4. Simulated results and layout of 18 GHz VCDRO.



(c) 바랙터 전압에 대한 발진전력 및 발진주파수 특성

(c) Output power and oscillation frequency versus varactor tuning voltage.

그림 5. 18 GHz VCDRO의 출력특성

Fig. 5. Output characteristics of 18 GHz VCDRO.

2-2 완충 증폭기


발진기의 부하변화에 대한 격리도 및 충분한 전력을 얻기 위하여 완충증폭기가 필요하다. 충분한 전력 및 이득을 얻기 위하여 2단으로 완충증폭기를 설계하였다. 설계된 완충증폭기는 개방형 스테이지를 이용하여 대역통과 여파기 형태로 정합하였다. 여기에서 DC 차단 커패시터는 빔리드커패시터를 사용하였다.

그림 6과 같이, 증전력 증폭기를 설계 및 제작하였다. 이 회로에서 GaAs FET AFM08P2-000(Alpha Inc.)을 사용하여 2단으로 설계하였다.


또한, 위상비교기의 RF입력주파수로 사용하기 위하여 완충증폭기 출력단에 10 dB 방향성 결합기를 설계, 제작하였다. 10 dB결합기에 의하여 위상비교기에 인가된 신호는 기준 비교주파수와 위상비교된다. 이 기준 비교주파수는 콤 발생기에 인가되어 고조파를 발생시킨다.

2-3 250 MHz Phase Locked Loop


기준 비교주파수로는 일반적으로 100 MHz 또는 200 MHz 크리스탈 발진기(TCXO, OCXO)를 사용하나 온도에 따라 주파수유동 (Drift)이 존재하며, 기준 비교주파수의 N배에 해당되는 주파수만을 위상고정할 수 있으므로, 본 논문에서는 시스템 기준주파수와 연동되며, 100 MHz\*N, 200 MHz\*N 이외의 주파수를 위상고정하기 위하여 기준주파수 10 MHz를 외부로부터 받아 250 MHz 대역을 합성하도록 설계, 제작하였다. 250 MHz PLL의 VCO는 POS-400 (Mini-circuit)를 사용하였으며, PLL칩은 Q3236(Qaulcomm)을 사용하였다. 여기에서 능동루프필터는 2차 PI(Pre-integrator)형태를 사용하여 저 위상잡음 250 MHz PLL를 설계하였다. 이때 PLL모듈의 출력이 약 6 dBm이므로 SRD(Step Recovery Diode)를 구동하기 위한 충분한 전력을 얻기 위하여, VHF증폭기를 사용하여 증폭하였다.



(a) 18GHz 완충증폭기 배치도(기판 크기 =1"×0.25")  
(a) Layout of 18GHz buffer amplifier (substrate size = 1"×0.25")




(b) 소신호 이득 및 반사손실  
(b) Measured small-signal gain and return loss




(c) 입력구동전력에 대한 출력전력 특성  
(c) Output power as a function of input drive level

그림 6. 18 GHz 완충증폭기의 특성 및 배치도  
Fig. 6. Measured characteristics and layout of 18 GHz Buffer Amplifier.



(a) 250MHz PLL 스펙트럼  
(a) Spectrum of 250MHz PLL



(b) 250 MHz PLL 위상잡음 특성  
(b) Phase noise characteristics of 250 MHz PLL

그림 7. 250 MHz PLL의 측정 스펙트럼 및 위상잡음 특성

Fig. 7. Measured spectrum and phase noise of 250 MHz PLL.

2-4 아날로그 위상검출기

아날로그 위상검출기는 그림 8과 같이 SRD, Balun, 고조파믹서, LPF 및 BPF로 구성되어 있다. 여기에서 Balun은 SRD입력임피던스 정합 및 180° 위상지연에 사용되며 SRD는 250 MHz(Pout:18 dBm)에 의하여 250 MHz고조파를 발생된다. 발생된 250 MHz의 고조파와 방향성 결합기에 의하여

결합된 발진전력이 위상비교기의 입력으로 인가된다. 이 입력된 두 주파수의 위상차는 DC 및 정현파로 구성된 Beat Note를 출력하며, 위상차가 없을 경우 DC만을 출력하게 된다. 이 위상오차는 능동 루프필터를 이용하여 VCDRO의 위상 동조신호로 사용되며, 루프필터의 대역폭은 RC값에 의하여 결정된다. 그림 8과 같은 구성을 이용하여 18 GHz RF(Pin= 13 dBm)와 250 MHz (Pin=18 dBm) 기준주파수에 의한 Beat Note값은 80 mVp-p이상으로 측정되었다. 위상비교기를 구성하기 위하여 사용된 SRD, Series Pair Diode, Balun는 Alpha Inc.의 CVB- 1153-000, DMF2827-000 및 MCL의 T9-1을 사용하여 구성하였다.





그림 8. 아날로그 위상 검출기의 구성도


Fig. 8. Schematic diagram of analog phase detector.

III. 18 GHz 위상고정 국부 발진기 실험 및 결과


18 GHz PLO의 구성은 그림 1과 같으며(12V DC를 받아 250 MHz PLL모듈의 전원 5V, 10V 및 VCDRO, 완충증폭기의 전원 5V, -1.25V를 공급하기 위하여 정전압 회로를 구성하여 전원을 안정화하였다. 아날로그 위상검출기의 Beat Note를 이용하여 18 GHz VCDRO의 위상을 고정하기 위한 루프필터는 형태는 이차로 협대역 특성을 갖도록 설계하였으며, 발진주파수의 위상은 RC시정수를 조정하여 고정하였다. 이 루프필터의 협대역 특성으로 인하여 전원 인가 초기에 Free-running 발진 가능성이 존재하므로 발진주파수의 위상을 고정시키기 위하여 OP-AMP를 이용하여 0V~10V까지 VCDRO의 제어전압을 제어할 수 있도록 발진전압이 10V가 되도록 검색 발진기(Searching oscillator)




(a) 제작된 18 GHz 위상고정 국부발진기 그림  
 (a) Photograph of an 18 GHz phase locked local oscillator.




(d) 18 GHz 위상고정 국부발진기의 위상고정 스펙트럼  
 (d) Phase locked spectrum of 18 GHz phase locked local oscillator. (RBW, VBW: 10 Hz, SPAN: 1 kHz)



(b) 18 GHz 위상고정 국부발진기의 고조파 특성  
 (b) Harmonic characteristics of 18 GHz phase locked local oscillator.



(e) 18 GHz 위상고정 국부발진기의 SSB 위상잡음 특성  
 (e) SSB phase noise of 18 GHz phase locked local oscillator.



(c) 18 GHz 위상고정 국부발진기의 자유발진특성  
 (c) Free running oscillation of 18 GHz phase locked local oscillator.

그림 9. 18 GHz 위상고정 국부발진기의 발진 및 SSB 위상잡음 특성

Fig. 9. Measured oscillation characteristics and SSB phase noise of 18 GHz phase locked local oscillator.

를 구성하였다. 위상 고정된 18 GHz 국부발진기 특성측정은 HP8565E 스펙트럼 분석기를 사용하였으며, 기준주파수(10 MHz)는 HP8565E의 기준주파수를 이용하였다. 그림 9(a)에 제작된 위상 고정 국부 발진기의 외형적인 형태를 보여주고 있다.

측정된 고조파 억압 특성은 그림 9(b)와 같이

표 2. 18 GHz 위상고정 국부발진기의 실험결과 및 설명

Table 2. Test results and specifications of 18 GHz PLO.

Parameters	특 성	비 고
Electrical tuning range	18 GHz $\pm$ 5 MHz	Frequency control voltage : 0~10 V
Phase locked frequency	18 GHz	
Output power	21 dBm이상	Wiltron68397B internal power sensor 사용
Harmonic suppression	-34 dBc	
SSB phase noise	-75 dBc/Hz@10 kHz -98 dBc/Hz@100 kHz -125 dBc/Hz@1 MHz	HP8565E 위상잡음측정 모듈 사용
Reference frequency	10 MHz, 0 dBm이상	외부

-34 dBc로 우수한 특성을 나타내었으며, 그림 9(c)에 제작된 발진기 모듈의 자유 발진특성(span: 1 MHz)을 나타내었다. 발진전력은 약 21 dBm으로 Wiltron68397B의 내부 전력검출기를 이용하여 측정하였다. 위상고정 발진특성은 그림 9(d)(RBW, VBW: 10 Hz, SPAN: 1 kHz)와 같이 안정된 위상고정 상태를 나타내었다. 이때의 SSB 위상잡음은 HP8565E 스펙트럼 분석기의 위상잡음 측정 모듈을 이용하여 측정하였으며, 그림 9(e)와 같이 위상잡음은 10 kHz offset에서 -75 dBc/Hz, 100 kHz offset에서 -98 dBc/Hz 및 1 MHz offset -125 dBc/Hz로 측정되었다. 표 2에서는 제작된 18 GHz PLO의 측정된 성능을 나타내었다.

#### IV. 결 론

본 논문에서는 아날로그 위상비교기를 이용한 위상고정루프를 소개하였으며, 이 방법을 이용하여 20 GHz대 고정국용 위상고정 국부발진기를 설계 제작하였다. 이 국부발진기는 하이브리드 형태의 18 GHz VCDRO(Voltage Controlled Dielectric Resonator Oscillator)와 완충증폭기 및 아날로그 위상 검출기로 이루어져 있다. 일반적인 크리스탈 발진기의 N배 이외의 주파수를 위상고정하기 위하여

VHF PLL로 구성되어 있다.

국부발진기의 발진전력은 기본 발진주파수 18 GHz에서 약 21 dBm, 고조파억압은 -34 dBc로 안정된 위상고정 상태를 나타내었다. 이때의 SSB 위상잡음은 -75 dBc/Hz@10 kHz로 측정되었으며, VHF PLL 내 VCO의 위상잡음 개선 및 18 GHz PLO의 루프 필터의 응답특성을 개선한다면 현재의 결과보다 더 낮은 위상잡음 특성을 나타낼 것이다. 또한 초저위상 잡음을 구현하기 위하여 Multi-Loop 구조의 PLL를 이용한 국부발진기에 대한 연구가 필요함.

#### 참 고 문 헌

- [1] Erik Boch, Tony stajcer, "High Performance Millimeter-wave Local oscillator Module for EW Applications", *IEEE MTT-S Digest*, pp. 1207-1210, 1989.
- [2] Micro Lambda Inc., "Phase-Locked Sources for LMDS and MVDS Application." *Micro-wave Journal*, vol. 40, no. 4, pp. 158-159, 1997.
- [3] Trans-Tech Inc., "Dielectric Resonator and Related Product", *Designer's Catalog*. 1993.



- [4] A. P. S Khanna, "Q Measurement of Microstrip-coupled Dielectric Resonator," *Microwave & RF*, January, 1984.
- [5] Kenneth V. Buer, "A Novel Technigue for Tuning Dielectric Resonators," *IEEE Trans.*

*Microwave Theory Tech.*, vol. 43, pp. 36-41, January, 1995.

- [6] Philip G Wilson, "An Easy-to-Use FET DRO Procedure Suited To Most Cad Programs" *IEEE MTT-S Digest*, pp. 1033-1036, 1989.

### 주 한 기

1993년: 충남대학교 전자공학과(공학사)  
1995년: 충남대학교 대학원 전자공학과(공학석사)  
1995년~1998년 12월: 한국전자통신 연구원  
1999년~현재: Giga-Radio Inc.  
[주 관심분야] RF/MW Frequency source 및 부품설계

### 장 동 필

1992년: 충남대학교 전자공학과(공학사)  
1994년: 충남대학교 대학원 전자공학과(공학석사)  
1994년~현재: 한국전자통신연구원  
[주 관심분야] M/W 및 mm-Wave 부품 설계 및 제작