

# Defected Ground Structure를 갖는 전송선로의 특성과 집중소자에 의한 특성

## Characteristics of DGS Transmission Line and Influence of Lumped Elements on DGS

김철수 · 성정현 · 길준범 · 김상혁 · 김호섭 · 박준석 · 안 달

Chul-Soo Kim · Jung-Hyun Sung · Joon-Bum Kil · Ho-Sub Kim · Jun-Seok Park · Dal Ahn

### 요 약

본 논문은 접지면에 형성된 디펙트를 갖는 전송선로 구조인 DGS의 특성 및 등가회로를 구하고 디펙트의 크기에 따른 등가 집중소자 값을 추출하였으며, DGS에 집중소자를 달아주어 그 영향을 살펴보았다. 제시된 DGS는 아령 모양의 디펙트로 하였으며, 병렬 단락 공진기에 적용하였다. 칩 형태의 집중소자인 저항, 인더터, 커패시터를 각각 달아주어 주파수 특성을 살펴보았다. 또한 실험결과는 Q factor와 공진 주파수가 DGS에 달아준 외부소자에 의해 제어됨을 보였다.

### Abstract

In this paper, we showed the characteristic of transmission line with DGS (Defected Ground Structure), which is etched on the metallic ground plane. And we extracted the equivalent element value of DGS section. Effects of a lumped element placed on DGS section were investigated by employing DGS of dumbbell shape and parallel resonator with DGS. Chip type resistor, inductor, and capacitor were chosen as lumped elements for experiments. Experimental results show that the Q-factor and resonant frequency of the proposed DGS section can be controlled directly by using the external lumped element.

### I. 서 론

전송선로의 접지면에 식각된 패턴을 갖는 Defected Ground Structure(DGS)가 제시되었다. DGS는 접지면에 식각된 디펙트를 주기적으로 배열한 구조를 갖는 PBG(photon band-gap) 구조와 유사하다. 주기적인 PBG 구조는 전파지연 특성과 특정 주파수 대역에서 저지대역을 형성하는 특성을 나타낸다<sup>[1]-[3]</sup>. 이러한 특성들은 실험적 결과에 의해 안테나의 이득 향상과 복사폐탄 개선, 전력증폭기에서의 하모닉 제거 등 다양하게 응용되면서 PBG 구조의

유용성이 입증되고 있다<sup>[4],[5]</sup>. 그러나 주기적인 PBG 구조의 모델링이 이루어지지 않아 아직 소자에 대한 응용에 많은 어려움을 겪고 있다.

본 논문에서는 주기적인 배열 없이 단지 하나 또는 몇 개의 디펙트(Defect)로 밴드갭 효과와 Slow-wave 특성을 갖는 DGS(Defected Ground Structure)의 특성과 등가회로 추출 방법을 소개하고 DGS에 집중소자를 첨가하여 특성변화를 고찰하여 그 응용성을 연구하였다. 먼저 제시된 하나의 디펙트를 갖는 단위 DGS의 등가회로를 추출은 3D EM-Simulation과 Circuit analysis로 이루어졌다. 디펙트의 크기

순천향대학교 정보기술공학부(Division of Information Technology Engineering, Soonchunhyang Univ.)

· 논문 번호 20000728-12S

· 수정완료일자 : 2000년 8월 22일

에 따른 등가회로의 LC 소자 값을 추출하여 인덕턴스 증가를 확인할 수 있었다. 그리고 DGS에 각각 L, C, R 집중소자를 달아주어 그 영향을 살펴보았다.

## II. DGS의 등가회로와 특성

그림 1은 전송선로의 접지면에 식각된 패턴을 갖는 DGS의 모양 나타낸다.

제시된 DGS 셀의 등가회로와 시뮬레이션 결과를 그림 2에 나타내었다. 시뮬레이션과 측정은 유전율 2.2, 31 mil인 ROGERS사의 RT/duroid 5880을 사용하였다. DGS 셀의 각 파라미터는  $a=b=5$  mm,  $g=0.5$  mm이다. 전송선로의 폭은 기준구조의 특성임피던스 50 Ω인 2.4 mm로 하였다. 그림 3에 제시된 구




그림 1. DGS를 갖는 전송선로

Fig. 1. An transmission line with DGS.




그림 2. 제시된 DGS의 시뮬레이션 특성

Fig. 2. Simulation result of proposed DGS.




그림 3. DGS의 등가회로

Fig. 3. Equivalent circuit of DGS.

조의 등가회로를 나타내었다. 등가회로의 병렬 LC 회로에 기인한 약 8 GHz에서 감쇄극을 볼 수 있다. 등가회로의 소자 값은 3 dB 차단주파수를 갖는 1-pole Butterworth 저역통과 여파기와 등가 관계로부터 유도된 식 (1)과 식 (2)로부터 얻을 수 있다<sup>[6]</sup>.

$$C = \frac{\omega_c}{Z_0 g_1} \cdot \frac{1}{\omega_0^2 - \omega_c^2} \quad (1)$$

$$L = \frac{1}{\omega_0^2 \cdot C} \quad (2)$$

여기서,  $\omega_0$ 는 LC 공진 각주파수이며  $\omega_c$ 는 3dB 차단 각주파수이다.

그림 4와 표 1은 DGS의 크기에 따른 주파수 특성과 등가 LC 값을 나타내었다. 크기 변화를 잘 나타나도록 유전율 10, 높이 62 mil인 기판을 사용하였으며 DGS의 크기가 커짐에 따라 공진 주파수가 감소되고 표 1과 같이 전송선로의 유효 인덕턴스가 증가됨을 알 수 있다.




그림 4. DGS의 크기변화에 대한 특성

Fig. 4. Characteristics for dimension of DGS.

표 1. DGS 크기에 대한 등가 LC 값

Table 1. Extracted equivalent LC values for DGS

	DGS dimensions [mm]		
	$a=b=1.3$	$a=b=2.5$	$a=b=4.6$
Inductance [nH]	0.3675	0.8660	1.9773
Capacitance [pF]	0.5122	0.5285	0.5380
Cutoff Freq. [GHz]	10.15	6.085	3.62
Attenuation pole [GHz]	11.6	7.44	4.88

실제 크기의 변화없이 DGS에 위치한 집중소자의 영향을 보기 위해 DGS의 크기를 그림 2의 경우와 같게 고정시키고 접지면에서 가장 전계가 밀접되는 전송선로 아래 DGS 셀의 캡, 즉 변수  $g$ 에 집중소자 LCR을 각각 달아주어 그 특성을 고찰하였다.

### III. DGS에서 칩 저항의 영향

DGS에서 칩 저항의 효과를 보이기 위해서 씁작된 패턴 사이에 그림 5와 같이 저항을 달아주었다. 그림 6은 칩 저항을 갖는 DGS 셀의 등가 회로를 보여준다. 즉 추가한 외부 저항은 DGS 셀에 병렬로 연결된 등가회로 모양을 갖는다. 실험을 위해  $100\Omega$ 과  $330\Omega$ 의 저항이 사용되었다. 그림 7은 측정결과를 나타낸다. 외부 저항의 유한한 저항이 DGS 셀에 기인한 LC 공진기의 Q(Quality) 값을 감소시킬 수 있다.




그림 5. 칩 저항을 갖는 DGS

Fig. 5. DGS with chip resistor.




그림 6. 외부 저항을 첨가한 DGS의 등가회로

Fig. 6. Equivalent circuit of DGS with external resistor.




그림 7. 외부 저항에 대한 측정 결과

Fig. 7. Measured result for external resistors.

DGS는 이상적으로는 무한한 Q factor를 갖는다. 그러나 실제적인 경우에는 유전체 손실, 도체 손실, 복사손실 등에 의해 등가 LC 공진기는 유한한 Q factor를 가진다. 그림 6에서 DGS의 등가 회로는 아주 큰 내부 저항을 가지므로 외부 저항의 작은 저항에 의해 그림 7과 같이 DGS의 Q factor를 감소시킨다. 또한 저항의 변화에 주파수의 이동은 칩 저항의 기생 인덕턴스에 기인한 것으로 고려된다. 기생 성분에 의한 주파수 이동은 reactive 소자를 사용함에 의하여 DGS 공진기의 공진 주파수 이동의 가능성을 의미한다.

#### IV. DGS에서 reactive 소자의 영향

그림 8은 제안된 DGS를 갖는 단락된  $\lambda/4$  병렬 공진기의 모양을 보여주고 있다. 입출력 커패시턴스를 위한 간격  $s$ 는 0.2 mm로 하였다. 그림 9는 외부 reactive 소자를 갖는 단락된 DGS 공진기의 등가회로를 나타낸다. 이 reactive 소자의 위치 또한 DGS에서 전계 강도가 가장 밀집되는 쇠각된 캡사이에 위치한다.

그림 10은 외부 캐퍼시터를 갖는 병렬 DGS 공진기의 측정 결과를 나타낸다. 접지면에 쇠각된 패턴이 없는 기준구조의 단락된  $\lambda/4$  병렬 공진기의 공




그림 8. Reactive 소자를 갖는 병렬 DGS 공진기  
Fig. 8. Parallel DGS resonator with reactive element.




그림 9. 외부 reactive 소자를 갖는 공진기의 등가회로  
Fig. 9. Equivalent circuit of resonator with external reactive element.




그림 10. 외부 캐퍼시터에 대한 측정 결과  
Fig. 10. Measured result for external capacitance.




그림 11. 외부 인덕턴스에 대한 측정 결과  
Fig. 11. Measured result for external inductance.

진 주파수는 약 3 GHz이고 외부 캐퍼시터가 없는 DGS 공진기의 경우는 DGS의 slow-wave 효과 때문에 2.4 GHz에서 발생하였다. 또한 DGS에 외부 캐퍼시터를 추가하면 공진기 부분의 캐퍼시터를 증가시켜 공진 주파수가 감소됨을 보였다.

그림 11은 외부 인덕턴스의 영향을 측정한 결과이다. 이 경우에는 외부 인덕턴스와 DGS 셀의 인덕턴스와의 병렬 연결에 기인하여 전체 인덕턴스가 감소한다. 따라서 공진기의 인덕턴스가 감소됨에 따라 공진 주파수가 증가함을 보인다. 외부 칩 인덕터를 달아주었을 때 칩 인덕터의 기생 저항에 기인하여 공진기의 Q factor를 저하시키는 현상이 발생하였고 또한 인덕턴스의 제한 때문에 커패시턴스의 경우처럼 비교적 큰 공진 주파수의 이동을 나타낼 수 없었다.

## V. 결 론

본 논문에서 접지면이 삭각된 패턴을 갖는 DGS의 특성과 등가회로를 소개하였고 DGS의 크기에 따른 주파수 특성과 등가 LC 값을 추출하였다. 또한 DGS에서 전계가 밀집된 곳에 접중 소자 L, C, R을 각각 달아주어 그 영향에 대해 연구하였다. 실험적인 결과들은 제시된 DGS 구조의 Q factor와 공진 주파수를 외부 접중소자를 사용함으로써 적절적으로 제어될 수 있음을 나타내었다. 또한 단위 DGS 구조에 대한 등가회로의 구조가 타당함을 실험 결과로 입증하였다. 위의 실험 결과들은 Tuneable 여파기 등 다양한 RF와 microwave 회로에 응용될 수 있으리라 기대된다.

## 감사의 글

본 연구에 시뮬레이션 소프트웨어를 협조해 주신 Ansoft Korea에 감사 드립니다.

## 참 고 문 헌

- [1] Y. Qian, F. R. Yang, and T. Itoh, "Characteristics of microstrip lines on a uniplanar

compact PBG ground plane," *APMC'98 Dig.*, pp.589-592, Dec., 1998.


- [2] V. Radisic, Y. Qian, R. Cocciali, and T. Itoh, "Novel 2-D photonic bandgap structure for microstrip lines," *IEEE Microwave and Guided Wave Lett.*, vol. 8, no. 2, pp.69-71, Feb., 1998.
- [3] 김철수, 박준석, 안 달, 김근영, "Slow-wave 특성을 이용한 3dB 전력 분배기 설계", 한국전자과학회 논문지, 제10권, 제5호, pp.694-700, 1999.
- [4] M. P. Kesler, J. G. Maloney, and B. L. Shirley, "Antenna design with the use of photonic bandgap material as all dielectric planar reflectors." *Microwave Opt. Tech. Lett.*, vol. 11, no. 4, pp.169-174, Mar., 1996.
- [5] V. Radisic, Y. Qian, and T. Itoh, "Broad band power amplifier using dielectric photonic bandgap structure." *IEEE Microwave and Guided Wave Lett.*, vol. 8, no.1, pp.13-14, Jan., 1998.
- [6] J. I. Park, C. S. Kim, J. Kim, J. S. Park, Y. Qian, D. Ahn, and T. Itoh, "Modeling of photonic bandgap and its application for the low-pass filter design," *APMC'99, Dig.*, vol. 2, pp.331-334, Nov., 1999.

## 김 철 수



1969년 4월 6일생  
1996년: 순천향대학교 전자공학과  
(공학석사)  
현재: 순천향대학교 전자공학과 박  
사과정

## 성 정 현



1998년 2월: 순천향대학교 전자공  
학과(공학사)  
1997년 12월~1999년 8월: (주)  
YUYU 연구원  
2000년 2월~현재: 순천향대학교  
전자공학과 석사과정  
[주 관심분야] 초고주파, 마이크로  
파 회로 설계

길 준 범



1999년 2월: 순천향대학교 전자공학과(공학사)  
1999년 2월~현재: 순천향대학교 전자공학과 석사과정  
[주 관심분야] 마이크로파 회로 설계

김 상 혁



2000년 2월: 순천향대학교 전자공학과(공학사)  
2000년 2월~현재: 순천향대학교 전자공학과 석사과정  
[주 관심분야] RF component 설계, 마이크로파 회로 설계

김 호섭



2000년 2월: 순천향대학교 전자공학과(공학사)  
2000년 2월~현재: 순천향대학교 전자공학과 석사과정  
[주 관심분야] RF 능동 및 수동소자, 마이크로파 회로 설계

박 준석



1969년 8월 12일생  
1996년: 국민대학교 전자공학과(공학박사)  
1997년: UCLA Post Doc.  
1998년~현재: 순천향대학교 정보기술공학부 조교수  
[주 관심분야] RF 회로 설계 및 모델링

안 달



1961년 10월 15일생  
1990년: 서강대학교 대학원 전자공학과(공학박사)  
1990년~1992년: 한국전자통신연구소 선임연구원  
1992년 9월~현재: 순천향대학교 정보기술공학부 부교수  
[주 관심분야] RF & Microwave 수동소자 설계