

## 절연층인 CeO<sub>2</sub> 박막의 제조 및 Pt/SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub>/CeO<sub>2</sub>/Si MFISFET 구조의 전기적 특성

박 상 식

상주대학교 신소재공학과

### Preparation of CeO<sub>2</sub> Thin Films as an Insulation Layer and Electrical Properties of Pt/SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub>/CeO<sub>2</sub>/Si MFISFET

Sang-Shik, Park

Dept. of Advanced Materials Engineering, Sangju National University

(2000년 8월 10일 받음, 2000년 10월 18일 최종수정본 받음)

**초 록** MFISFET (Metal-ferroelectric-insulator-semiconductor-field effect transistor) 에의 적용을 위해 CeO<sub>2</sub>와 SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub> 박막을 각각 r.f. sputtering 및 pulsed laser ablation 방법으로 제조하였다. CeO<sub>2</sub> 박막은 증착시 스퍼터링개스비 (Ar:O<sub>2</sub>) 에 따른 특성을 고찰하였다. Si(100) 기판 위에 600°C에서 증착된 CeO<sub>2</sub> 박막들은 (200) 방향으로 우선방향성을 가지고 성장하였고 O<sub>2</sub> 개스량이 증가함에 따라 박막의 우선방향성, 결정립도 및 표면거칠기는 감소하였다. C-V특성에서는 Ar:O<sub>2</sub>가 1:1 인 조건에서 제조된 박막이 가장 양호한 특성을 보였다. 제조된 박막들의 누설전류값은 100kV/cm의 전계에서 10<sup>-7</sup>~10<sup>-8</sup>A의 차수를 보였다. CeO<sub>2</sub>/Si 기판위에 성장된 SBT는 다결정질상의 치밀한 구조를 가지고 성장을 하였다. 800°C에서 열처리된 SBT박막으로 구성된 MFIS구조의 C-V 특성에서 memory window 폭은 0.9V를 보였으며 5V에서 4×10<sup>-7</sup>A/cm<sup>2</sup>의 누설전류밀도를 보였다.

**Abstract** CeO<sub>2</sub> and SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub> (SBT) thin films for MFISFET (Metal-ferroelectric-insulator-semiconductor-field effect transistor) were deposited by r.f. sputtering and pulsed laser ablation method, respectively. The effects of sputtering gas ratio(Ar:O<sub>2</sub>) during deposition for CeO<sub>2</sub> films were investigated. The CeO<sub>2</sub> thin films deposited on Si(100) substrate at 600°C exhibited (200) preferred orientation. The preferred orientation, grain size and surface roughness of films decreased with increasing oxygen to argon gas ratio. The films deposited under the condition of Ar:O<sub>2</sub> = 1:1 showed the best C-V characteristics. The leakage current of films showed the order of 10<sup>-7</sup>~10<sup>-8</sup>A at 100kV/cm. The SBT thin films on CeO<sub>2</sub>/Si substrate showed dense microstructure of polycrystalline phase. From the C-V characteristics of MFIS structure with SBT film annealed at 800°C, the memory window width was 0.9V at 5V. The leakage current density of Pt/SBT/CeO<sub>2</sub>/Si structure annealed at 800°C was 4×10<sup>-7</sup>A/cm<sup>2</sup> at 5V.

**Key words**: MFISFET(Metal-ferroelectric-insulator-semiconductor-field effect transistor), Ferroelectric, PLD(Pulsed Laser Deposition), Sputtering

### 1. 서 론

최근 강유전체 박막을 비휘발성 기억소자에 적용하기 위해 많은 연구가 진행되고 있다. 특히 DRAM의 1T/1C(1 transistor/1 capacitor) 혹은 2T/2C 구조에서 강유전체 박막으로 커패시터를 구성하는 FRAM(Ferroelectric random access memory)의 연구가 활발히 진행되었다. 그러나 이 구조는 공정상의 복잡성, 셀면적의 증가 등으로 인해 최근에는 MFSFET구조 혹은 더 나아가 강유전체와 반도체와의 계면 안정성을 위해 Si과 강유전체 사이에 절연층을 형성하는 MFISFET에 대한 연구가 현재 활발히 진행되고 있다. 절연층으로는 CeO<sub>2</sub>, Y<sub>2</sub>O<sub>3</sub>, ZrO<sub>2</sub>등이 제안되고 있는데<sup>1-3)</sup>, 특히 CeO<sub>2</sub> 박막은 우수한 투광도, 화학적 안정성, 경도 등으로 인해 오랫동안 광학적 용도에 연구 되었고<sup>4-10)</sup>

실리콘이나 사파이어 위에 에피택셜한 초전도체 박막을 성장시키기 위한 완충층(buffer layer)으로 연구되었으며<sup>7, 8)</sup> 최근에는 Si 웨이퍼 위에 증착된 CeO<sub>2</sub> 박막은 우수한 열안정성과 SOI(Silicon On Insulator) 소자에의 응용가능성으로 인해 많은 관심을 받고 있다.<sup>9, 10)</sup> 메모리소자에 있어서는 26이라는 비교적 높은 유전상수로 인해 DRAM에서의 커패시터로의 응용에 관심을 받았고, 격자상수(a<sub>0</sub>)가 5.411 Å로 Si의 5.430 Å과 유사하여 상당한 매력을 갖고 있다. 이러한 여러 가지 응용분야로 인해 다양한 방법에 의해 CeO<sub>2</sub>박막이 제조되어 평가되었으나 실제 가장 활용도가 높은 Si(100) 기판 위에 성장시킨 CeO<sub>2</sub>막에 대해서는 연구가 많이 진행되지 못한 상황이다. 따라서 본 논문에서는 MFISFET구조를 위한 절연층으로 CeO<sub>2</sub> 박막을 양산성이 우수한 스퍼터링 방법을 이용하여 Si(100) 기판 위에 증착

하였다. 특히 증착시 증착가스 (Ar과 O<sub>2</sub>)의 유량비에 따른 미세구조 및 전기적 특성을 평가하였다. 또한 제조된 CeO<sub>2</sub>/Si 기판 위에 강유전체로 SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub>(SBT)를 pulsed laser ablation deposition (PLD) 방법으로 증착하여 MFIS 구조의 특성을 고찰하였다.

## 2. 실험 방법

절연층인 CeO<sub>2</sub> 박막을 p형 Si(100) 기판 위에 r.f. magnetron sputtering 방법으로 제조하였다. Si기판 위에 성장된 자연산화물인 SiO<sub>2</sub>는 작은 유전상수뿐만 아니라 그 위에 증착될 CeO<sub>2</sub>박막의 방향성 성장에 영향을 미치므로 Si기판의 자연산화물을 충분히 제거하는 것이 중요하다. 증착 전, Si 웨이퍼를 유기세정 및 표준 RCA 법으로 세정한 후 스퍼터링 챔버에 장입하였다. 타겟은 5.08cm (2inch)의 직경을 갖는 소결된 CeO<sub>2</sub> 디스크를 제조하여 사용하였다. CeO<sub>2</sub> 박막은 기판 온도 600°C에서 Ar과 O<sub>2</sub>가스를 주입하여 증착 하였으며 증착시 압력은 20mTorr로 고정하였다. 본 실험에서는 스퍼터링시 중요한 변수가 되는 스퍼터링 가스의 비, 즉 Ar:O<sub>2</sub> 유량비에 따른 미세구조와 전기적 특성 변화를 알아보기 위하여 각각 1:0, 2:1, 1:1, 1:5의 비율로 조절하여 증착하였다. 산소분위기에서 일어날 수 있는 CeO<sub>2</sub>/Si 계면에서의 SiO<sub>2</sub> 성장을 억제하기 위해 전스퍼터링 (pre-sputtering)을 Ar가스만으로 30분간 실시하고 서터 개방후 Ar가스만으로 1분간 증착후 산소를 주입하여 가스비를 조정하였다. CeO<sub>2</sub> 박막 자체의 특성을 분석하기 위해 증착시간을 조절하여 약 80nm의 두께를 갖도록 하였으며 별도의 열처리과정은 거치지 않았다. 그후 MFIS (metal-ferroelectrics-insulator-semiconductor) 구조의 특성분석을 위해 30nm의 CeO<sub>2</sub> 박막 위에 KrF<sub>2</sub> excimer laser (248nm)의 PLD 방법으로 SBT박막을 증착 하였다. 이들의 상세한 실험조건은 표 1에 나타내었다.

전기적 특성을 분석하기 위하여 MIS (metal-insulator-semiconductor) 혹은 MFIS 구조를 갖도록 하기 위한 상부전극으로 Pt을 0.1mm 직경의 shadow mask를 이용하여 상온에서 dc sputtering 방법으로 증착하였다. 상부전극 증착 후 후속 열처리 과정은 거치지 않았다. 증착된 박막의 결정 구조 분석은 Cu K $\alpha$  radiation과 Ni 필터를 사용한 XRD

(X-ray diffraction, Rigaku)를 이용하였고 박막의 미세 구조 및 거칠기는 각각 SEM (Scanning electron microscopy)과 AFM (Atomic force microscopy)을 이용하였다. Capacitance-Voltage (C-V) 특성은 HP4194A impedance gain phase analyzer를, Current-Voltage (I-V) 특성은 KEITHLEY 617 programmable electrometer를 이용하여 측정하였다.

## 3. 결과 및 고찰

그림 1은 증착가스비에 따른 XRD 패턴을 보이고 있다. 그림에서 보는 것처럼 Si(100) 위에 CeO<sub>2</sub>박막은 (200) 피크가 모든 조건에서 우세하게 나타나고 있으며 2 $\theta$ =56° 부근에서 작은 (311) 피크가 나타나고 있다. MOD (Metalorganic Decomposition)나 스퍼터링법에 의해 얻어진 결과<sup>11,12</sup>는 Si(100) 기판 위에 (111) 피크의 성장이 우세한 다결정질의 형태로 성장했음을 보였으나 본 연구에서 얻어진 박막의 경우 (200) 피크가 가장 큰 우선방향성장을 보여 증착중 CeO<sub>2</sub>/Si계면에서의 비정질 SiO<sub>2</sub>의 성장이 크지 않음을 예측할 수 있다. 산소가스량이 증가함에 따라 (200) 피크의 강도가 감소함을 보이고 있으며 Ar/O<sub>2</sub> 증착가스비가 1:5인 조건에서는 다시 약간 증가하는 경향을 보인다. 2 $\theta$ =28.5°와 47.5° 부근에서 (111)과 (220)인 낮은 강도를 갖는 피크들이 보여진다. 따라서 (200) 면으로 완전히 에피택셜하게 성장했다고는 할 수 없지만 다결정질로의 성장은 많이 억제된 것으로 보여진다. 그러나 가스비가 1:5인 경우를 제외하고는 Ion beam reactive sputtering에 의해 증착된 J.F. Kang 등의 보고<sup>13</sup>와 마찬가지로 산소가스량이 증가함에 따라 (200) 피크와 비교한 기타 피크의 상대적인 강도가 증가하는 경향을 볼 때, 산소량의 증가는 CeO<sub>2</sub>/Si계면에서의 SiO<sub>2</sub>의 성장을 더욱 촉진 시킨다고 할 수 있다.

CeO<sub>2</sub> 박막 위에 강유전체가 증착되므로 CeO<sub>2</sub>의 표면상

Table 1. Deposition conditions of CeO<sub>2</sub> and SBT films.

	CeO <sub>2</sub>	SBT
Deposition method	r.f. sputtering	PLD
Substrate	Si(100)	CeO <sub>2</sub> /Si
Target	CeO <sub>2</sub>	Sr <sub>1.0</sub> Bi <sub>2.4</sub> Ta <sub>2.0</sub> O <sub>9</sub>
Deposition pressure	20mTorr	300mTorr
R.F. power	50W	-
Energy density of laser	-	2J/cm <sup>2</sup>
Repetition rate	-	5Hz
Total shot number	-	2500 times
Substrate temperature	600°C	600°C
RTA temperature(30min)	-	700, 750, 800°C




Fig. 1. XRD patterns of CeO<sub>2</sub> thin films deposited with various deposition gas ratios; Ar:O<sub>2</sub> = 1:0(a), 2:1(b), 1:1(c) and 1:5(d).




Fig. 2. AFM images of CeO<sub>2</sub> thin films as a function of deposition gas ratio; Ar:O<sub>2</sub> = 1:0(a), 2:1(b), 1:1(c) and 1:5(d).




Fig. 3. Capacitance- Voltage characteristics of CeO<sub>2</sub> thin films deposited with various deposition gas ratios.

태가 소자의 전기적 특성에 크게 영향을 미치기 때문에 매우 중요하다. 그림 2는 AFM을 이용하여 증착개스비에 따른 CeO<sub>2</sub>박막의 표면 거칠기를 보인 그림이다. 표면 거칠기는 Ar만으로 증착한 박막이 가장 거칠으며 산소개스량이 증가함에 따라 거칠기가 감소하고 있다. 1 $\mu$ m $\times$ 1 $\mu$ m 면적의 표면 거칠기를 확인한 결과 Ar/O<sub>2</sub> 개스비를 1:0, 2:1, 1:1, 1:5에서 증착한 박막의 평균 거칠기 (Average roughness)는 각각 6.87, 5.06, 3.11 및 2.66 Å을 보여 매우 양호한 상태를 알 수 있다. 이러한 결과로부터 본 연구에서 얻어진 CeO<sub>2</sub>막위에 증착되는 강유전체물질과 양호한 계면상태를 유지할 것으로 보인다. SEM에 의해 박막의 표면미




Fig. 4. Leakage current of CeO<sub>2</sub> thin films deposited with various gas ratios.

세구조를 확인한 결과, 산소개스량이 증가함에 따라 CeO<sub>2</sub> 박막의 결정립도는 감소하는 경향을 보였다. 이러한 미세구조의 변화는 동일압력하에서 산소량이 증가하면서, 즉 스퍼터링시 Ar의 상대적인 양이 적어지면서 타겟의 스퍼터링율이 작아지고 이로 인해 입자들의 성장은 느려지고 치밀하면서 작은 결정립으로 성장하는 것으로 사료된다.

그림 3은 다양한 개스비에서 증착된 CeO<sub>2</sub>막의 C-V특성이다. CeO<sub>2</sub>박막 위에 Pt을 상온에서 증착하여 Pt/CeO<sub>2</sub>/Si 구조를 갖도록 한 후 전압은 -5V에서 +5V까지 다시 역으로 가하면서 100kHz에서의 정전용량의 변화를 측정하였다. 모든 조건에서의 박막들이 최대전압 부근에서 커패시턴




Fig. 5. XRD patterns of SBT/CeO<sub>2</sub> thin films annealed at various temperature.

스가 포화되는 축적영역 (accumulation region)과 분극반전영역 (inversion region)을 보이고 있으며 축적영역에서 반전영역까지 시계방향으로 진행하고 있다. 그런데 Ar만으로 증착한 박막의 경우로 부터 산소개스비가 증가 할수록 곡선의 이력 (hysteresis) 폭이 감소하고 있는데 이는 산소량이 증가함에 따라 charged particle이 줄어들어 박막내에 mobile ionic charge의 감소 및 미세한 결정립과 표면 거칠기의 감소에 기인한다고 판단되며 C-V곡선에서 flatband voltage가 전체적으로 왼쪽으로 이동함을 보이는데 이는 계면에 oxide fixed charge의 증가로 일어나는 현상으로 보여진다.

다양한 증착 개스비에서 제조된 박막의 누설전류 대 전계 (leakage current-electric field) 특성의 측정 결과를 그림 4에 나타내었다. 전압간격은 0.01V로 조정하였고 대기시간은 1초로 하여 측정하였다. 산소개스비가 증가함에 따라 누설전류값이 감소하는 모습을 보이고 Ar만으로 증착한 박막의 경우 전계가 증가함에 따라 누설전류가 급격히 증가하고 있다. 이는 산소개스비가 증가함에 따라 SiO<sub>2</sub>층의 성장이 활발해 지기 때문에 누설전류가 감소하며 앞의 C-V 특성 결과와 비교해 볼 때 charged particle의 감소로 인한 효과로 판단된다. 모든 박막은 100kV/cm의 전계에서 10<sup>-7</sup>

~10<sup>-8</sup>A의 누설전류를 나타내었다.

MFIS 구조를 형성하기 위해 CeO<sub>2</sub>/Si 기판 위에 SBT를 증착하였다. 이때 CeO<sub>2</sub> 박막은 C-V곡선상에서 이력폭이 가장 작은 조건인 Ar:O<sub>2</sub>=1:1의 개스비에서 30nm의 두께로 증착하였다. 그림 5는 CeO<sub>2</sub>(30nm)/Si 기판위에 PLD 법에 의해 350nm두께의 SBT 박막을 600°C에서 증착한 후 30분 동안 산소분위기에서 700~800°C의 RTA 처리를 한 박막들의 XRD 피크를 보이고 있다. 열처리를 하지 않은 박막의 경우 SBT의 주피크인 (105) 피크의 강도가 매우 작아 결정화정도가 작은 것으로 보이며 2θ=56° 부근의 피크는 CeO<sub>2</sub>(311) 피크와 SBT(315) 피크가 겹쳐 나오는 것으로 볼 수 있으나 SBT(315) 피크는 전형적으로 (105) 피크에 비해 상대강도가 작기 때문에 CeO<sub>2</sub>피크로 추측된다. 700°C 이상의 열처리시 (105) 피크의 강도가 점차 증가하며 SBT의 주피크인 (105) 피크와 (315) 피크를 갖는 다결정질상으로 성장하며 열처리온도를 증가시키기에 따라 결정화도의 증가로 인해 SBT 피크의 강도가 증가함을 보인다.

그림 6(a)와 (b)는 각각 절연층인 CeO<sub>2</sub>박막과 800°C에서 열처리된 SBT박막의 표면미세구조를 보인다. CeO<sub>2</sub>박막은 치밀한 입상의 결정립으로 구성되어 있으며 단면이미지로 부터 주상정의 미세구조를 가지고 성장함을 알 수 있었다. CeO<sub>2</sub>박막 위에 성장된 SBT 박막의 입도는 평균 50nm의 작은 결정립으로 구성된 치밀한 구조를 가지고 성장하였다.

그림 7은 Pt/SBT(350nm)/CeO<sub>2</sub>(30nm)/Si구조의 C-V 특성을 보인 그림이다. -5V에서 +5V까지 다시 역으로 가하면서 1MHz에서의 정전용량의 변화를 측정하였다. 이력특성을 보이지 않는 CeO<sub>2</sub> 박막 위에 증착된 SBT박막은 이력특성을 보이고 있으며 열처리 온도가 증가함에 따라 최대커패시턴스값은 약간 감소하는데 이것은 열처리 온도가 증가함에 따라 저유전율층의 생성이 촉진되어 전체 커패시턴스가 작아지는 결과<sup>(4)</sup>와 유사하다. 열처리 온도가 800°C까지 증가함에 따라 곡선에 나타나는 축적, 고갈, 반전영역이 점차 분명해지며 800°C에서 열처리된 박막의 메모리윈도우 (memory window) 폭은 5V의 인가전압에서 0.9V를 보인다.

그림 8은 30분 동안 산소분위기에서 RTA 처리된 Pt/




Fig. 6. SEM surface images of CeO<sub>2</sub>(a) and SBT/CeO<sub>2</sub>(b) thin films.




Fig. 7. Capacitance- Voltage characteristics of MFIS structure composed of SBT films annealed at various temperature.




Fig. 8. Leakage current density of SBT(350nm)/CeO<sub>2</sub>(30nm) thin films annealed at various temperature.

SBT/CeO<sub>2</sub>/Si 구조의 누설전류거동을 보여주고 있다. 열처리 온도가 증가함에 따라 누설전류밀도가 증가하는데 이는 그림 5에 나타낸 바와 같이 결정화도에 따른 영향으로 볼 수 있으나 750°C 및 800°C에서의 누설전류밀도는 큰 차이를 보이지 않았다. 낮은 누설전류밀도를 보이는 RTA 처리되지 않은 박막과 700°C에서 처리된 박막의 경우 인가전압 6V 이상에서 급격한 절연층과 파괴를 보였으며 800°C에서 열처리된 박막의 경우 5V에서  $4 \times 10^{-7}$  A/cm<sup>2</sup>의 누설전류밀도를 보였다.

#### 4. 결 론

다양한 증착개스비의 조건에서 CeO<sub>2</sub> 박막을 r.f. magne-

tron sputtering 방법에 의해 제조하였다. CeO<sub>2</sub> 타겟을 이용하여 Si(100) 기판 위에 (200) 우선방향성장을 한 CeO<sub>2</sub> 박막을 얻을 수 있었으며 산소개스량이 증가함에 따라 미세한 결정립을 갖고 표면 거칠기가 감소하는 특성을 보였다. C-V 특성 측정결과 산소개스량이 증가함에 따라 이력곡선의 폭이 감소하는데 이는 막내부에 mobile ionic charge가 감소함에 기인하는 것으로 보이며 C-V곡선의 모양은 Ar: O<sub>2</sub>비가 1:1인 조건에서 양호한 특성을 보였다. SBT를 증착한 MFIS구조에서 열처리온도가 증가함에 따라 결정화도의 증가와 메모리 윈도우 폭의 감소를 보였으며 800°C에서 열처리된 MFIS구조는 작은 누설전류밀도특성을 보여 본 연구에서 진행된 (200) 우선방향 성장된 CeO<sub>2</sub> 박막은 MFISFET 구조의 절연층으로서의 적용가능성을 보였다.

#### 참 고 문 헌

1. S. Kim, S. Hishita, Y. Kang and S. Baik, J. Appl. Phys. **78**, 2801 (1995).
2. M.H. Lim and T.S. Kalkur, Integ. Ferroelect. **17**, 433 (1997).
3. Y.M. Wu and J.T. Lo, Jpn. J. Appl. Phys. **37**, 4943 (1998).
4. W.J. Coleman, Appl. Opt. **13**, 946 (1974).
5. F. Millot and P. De. Mierry, J. Phys. Chem. Solids **46**, 797 (1985).
6. M.S. Al-Robaee, L. Shivalingappa, K.N. Rao and S. Mohan, Thin Solid Films **221**, 214 (1992).
7. B.F. Cole, G.C. Liang, N. Newman, K. Char, G. Zacharchuk and J. Martens, Appl. Phys. Lett. **61**, 1727 (1992).
8. L. Luo, X.D. Wu and R.C. Dye, Appl. Phys. Lett. **59**, 2043 (1991).
9. T. Inoue, Y. Yamamoto, S. Koyama, S. Suzuki and Y. Ueda, Appl. Phys. Lett. **56**, 1332 (1990).
10. M. Yoshimoto, H. Nagata, T. Tsukahara and H. Koinuma, Jpn. J. Appl. Phys. **29**, L1199 (1990).
11. H. Fukuda, M. Miura, S. Sakuma and S. Nomura, Jpn. J. Appl. Phys. **37**, 4158 (1998).
12. L. Kim, J. Kim, D. Jung, C. Park, C. Yang and Y. Roh, Thin Solid Films **360**, 154 (2000).
13. J.F. Kang, G.C. Xiong, G.J. Lian, Y.Y. Wang and R.Q. Han, Solid State Commun. **108**, 225 (1998).
14. Y.T. Kim, D.S. Shin, Y.K. Park and I.H. Choi, J. Appl. Phys. **86**, 3387 (1999).