Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

New Weight Generation Algorithm for Path Delay Fault Test Using BIST

내장된 자체 테스트에서 경로 지연 고장 테스트를 위한 새로운 가중치 계산 알고리듬

  • Hur, Yun (Yonsei Univ. Dept. of Electric and Computer Eng.) ;
  • Kang, Sung-Ho (Yonsei Univ. Dept. of Electric and Computer Eng.)
  • 허윤 (延世大學校 電氣컴퓨터工學科) ;
  • 강성호 (延世大學校 電氣컴퓨터工學科)
  • Published : 2000.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

The test patterns for path delay faults consist of two patterns. So in order to test the delay faults, a new weight generation algorithm that is different from the weight generation algorithm for stuck-at faults must be applied. When deterministic test patterns for weight calculation are used, the deterministic test patterns must be divided into several subsets, so that Hamming distances between patterns are not too long. But this method makes the number of weight sets too large in delay testing, and may generate inaccurate weights. In this pater, we perform fault simulation without pattern partition. Experimental results for ISCAS 89 benchmark circuits prove the effectiveness of the new weight generation algorithm proposed in this paper.

경로 지연 고장의 테스트 패턴은 두 개의 패턴을 가진 쌍패턴으로 이루어져 있다. 따라서 가중 무작위 패턴 생성 방법을 이용하여 지연 고장 테스트를 하기 위해서는 기존의 고착 고장을 위한 방법과는 다른 새로운 가중치 생성 방법이 적용되어야 한다. 결정론적 테스트 패턴을 이용하여 가중치를 계산할 때는 테스트 패턴의 집합을 패턴간의 해밍 거리가 너무 크지 않도록 분할하여 주는 것이 일반적이나 지연 고장 테스트에 있어서는 이 분할 방법이 너무 만은 가중치 집합을 생성하게 될 수도 있을 뿐만 아니라 부정확한 가중치를 계산하게 될 수도 있다. 따라서 본 논문에서는 결정론적 테스트 패턴의 분할 없이 가중치를 계산하여 고장 시뮬레이션을 생성하는 실험을 해 보았다. ISCAS 89 벤치마크 회로에 대한 실험 결과는 본 논문에서 제시한 경로 지연 고장을 위한 가중치 생성 방법의 효율성을 보여준다.

Keywords

References

  1. A. Vuksicand and K Fuchs, 'A New BIST Approach for Delay Fault Testing', Proc. of VISI Test Symposium., pp. 284-288, 1994 https://doi.org/10.1109/EDTC.1994.326863
  2. B. Wurth and K. Fuchs, 'A BIST Approach to Iekay Fault Testing with Reduced Test Length', Proc. of Euro. Design & Tet Conf' pp. 418-423, March 1994
  3. P. Girard, C. Landrault, V. Moreda and S. Pravossoudovitch, 'BIST Test Pattern Generation for Delay Testing', Electronic Letters, pp. 1429-1431, 1997 https://doi.org/10.1049/el:19970998
  4. J. A. Waicukauski and E. Lindbloom, 'A Method for Generating Weighted Random Test Patterns' IBM, J Res. Dev., 33(2), pp 149-161, March 1989
  5. J. A. Waicukauski and E. Lindbloom, 'Fault Detection Effectiveness of Weighted Random Patterns', Proc. Int. Test Conf., pp. 236-244, 1988 https://doi.org/10.1109/TEST.1988.207809
  6. P. H. Bardell, W. H. McAnney and J. Savir, 'BUILT-IN TEST for VLSI : Pseudo-random Techniques', Wiley Interscience, 1987
  7. R. Kapur, S. Patil, T. J. Snethen and T. W. Wiliams, 'Design of Efficient eighted Random Pattern Generation System', Proc. Int. Test Conf., pp. 491-500, 1994 https://doi.org/10.1109/TEST.1994.527991
  8. I. Pomeranz and S. M. Reddy, '3-weight Pseude Random Test Generation Based on a Deterministic Test Set for Combinational and Sequential Circuit', IEEE Trans. Computer-Aided Design, 12(7), pp. 1050-1058, July 1993 https://doi.org/10.1109/43.238041
  9. M. Bershteyn, 'Calculation of Multiple Sets of Weights for Weighted Random Testing', Proc. Int. Test Conf., pp. 1031-1040, 1993 https://doi.org/10.1109/TEST.1993.470595
  10. 허용민 & 임인칠, '조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법', 전자공학회논문집, 제32권 A편 2호, pp. 229-240, 1995
  11. W. Wang and S. K. Gupta, 'Weighted Random Robust Path Delay Testing of Synthesized Multilevel Circuits', Proc. cf VLSI Test Symposium(VTS), pp. 291-297, 1994 https://doi.org/10.1109/VTEST.1994.292298