

論文2000-37SD-1-2

Radio Frequency 회로 모듈 BGA(Ball Grid Array) 패키지 (Radio Frequency Circuit Module BGA(Ball Grid Array) Package)

金東映*, 鄭泰鎬*, 崔淳信**, 池龍**

(Dong Young Kim, Tae Ho Jung, Soon Shin Choi, and Yong Jee)

요약

본 논문은 RF 회로 모듈을 구현하기 위한 방법으로서 BGA(Ball Grid Array) 패키지 구조를 제시하고 그 전기적 변수를 추출하였다. RF 소자의 동작 주파수가 높아지면서 RF 회로를 구성하는 패키지의 전기적 기생 성분들은 무시할 수 없을 정도로 동작회로에 영향을 끼친다. 또한 소형화, 이동성을 요구하는 무선 통신 시스템은 그 전기적 특성을 만족시킬 수 있도록 새로운 RF 회로 모듈 구조를 요구한다. RF 회로 모듈 BGA 패키지 구조는 회로 동작의 고속화, 소형화, 짧은 회로 배선 길이, 아날로그와 디지털 혼성 회로에서 흔히 발생하는 전기적 기생 성분에 의한 잡음 개선등 기존의 구조에 비해 많은 장점을 제공한다. 부품 실장 공정 과정에서 BGA 패키지 구조는 드릴링을 이용한 구멍 관통 홀 제작이 아닌, 순수한 표면 실장 공정만으로 제작될 수 있는 장점을 제시한다. 본 실험은 224MHz에서 동작하는 ITS(Intelligent Transportation System) RF 모듈을 BGA 패키지 구조로 설계 제작하였으며, HP5475A TDR(Time Domain Reflectometry)장비를 이용하여 3 x 3 입·출력단자 구조를 갖는 RF 모듈 BGA 패키지의 전기적 파라메타의 기생성분을 측정하였다. 그 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 자체 인덕턴스는 1.53nH로써 QFP 패키지 구조의 자체 캐패시턴스 200fF와 자체 인덕턴스 3.24nH와 비교할 때 각각 34%, 47%의 값에 지나지 않음을 볼 수 있었다. HP4396B Network Analyzer의 S11 파라메타 측정에서도 1.55GHz 근방에서 0.26dB의 손실을 보여주어 계산치와 일치함을 보여 주었다. BGA 패키지를 위한 배선 길이도 0.78mm로 짧아져서 RF 회로 모듈을 소형화시킬 수 있었으며, 이는 RF 회로 모듈 구성에서 BGA 패키지 구조를 사용하면 전기적 특성을 개선시킬 수 있음을 보여준 것이다.

Abstract

We presented a BGA(Ball Grid Array) package for RF circuit modules and extracted its electrical parameters. As the frequency of RF system devices increases, the effect of its electrical parasitics in the wireless communication system requires new structure of RF circuit modules because of its needs to be considered of electrical performance for minimization and module mobility. RF circuit modules with BGA packages can provide some advantages such as minimization, shorter circuit routing, and noise improvement by reducing electrical noise affected to analog and digital mixed circuits, etc. We constructed a BGA package of ITS(Intelligent Transportation System) RF module and measured electrical parameters with a TDR(Time Domain Reflectometry) equipment and compared its electrical parasitic parameters with PCB RF circuits. With a BGA substrate of 3 x 3 input and output terminals, we have found that self capacitance of BGA solder ball is 68.6fF, and self inductance 146pH, whose values were reduced to 34% and 47% of the value of QFP package structure. S11 parameter measurement with a HP4396B Network Analyzer showed the resonance frequency of 1.55GHz and the loss of 0.26dB. Routing length of the substrate was reduced to 39.8mm. Thus, we may improve electrical performance when we use BGA package structures in the design of RF circuit modules.

Index Terms - BGA package, RF circuit modules, time domain reflectometry, electrical parameters

* 學生會員, ** 正會員, 西江大學校 電子工學科
(Department of Electronic Engineering, Sogang
University)

※ 본 논문은 정보통신부 산학연·공동기술개발사업(접
수번호: A2-98-1096)에 의해서 일부 지원 되었음.
接受日字:1999年10月11日, 수정완료일:1999年12月27日

I. 서 론

RF 회로 모듈 구성에서 BGA(Ball Grid Array) 패키지 구조는 회로 동작에서 고속화 뿐만 아니라 소형화 등 여러 가지 장점을 제공한다. RF BGA 패키지 구조는 패키지 모듈 밑면 전면에 입출력 단자를 형성하여 짧은 배선 길이와 높은 입출력 단자 밀도를 형성하고 외부회로와 연결시켜 줌으로서 기생 인덕턴스와 캐패시턴스를 줄일 수 있고 신호 지연시간을 단축시킬 수 있기 때문이다. 기존의 RF 회로 구성방법은 인쇄회로 기판 위에 RF 아날로그 회로와 디지털 회로를 혼합적으로 실장하기 때문에 RF 회로 동작에 잡음을 발생시키는 문제를 일으켰다.^[1] 이를 제거하고자 금속 케이스로 전자기 차폐 장치를 만드는 등 복잡한 패키지 구조를 지니게 하지만, 이를 RF 모듈 BGA 패키지로 구성하면 전자기 차폐 문제나 인쇄회로 기판 구조에서 흔히 발생될 수 있는 기생 파라미터들과 이에 따른 공진 현상을 제거시킬 수 있다.

RF회로 구성에서 QFP(Quadrature Flat Package) 패키지 구조와 BGA 패키지 구조를 이용하여 구성된 아날로그·디지털 단일칩 GSM 송수신기^[2]나 GPS 모듈들은 그 전기적 특성을 개선시켜 준 예로 제시가 되었지만 BGA 공납 자체가 갖는 전기적 변수들을 측정하고 검토하지 않아 구조 해석에서 제약을 나타내었다. 따라서, RF회로를 구조적으로 개선시켜 배선 길이를 축소시키고 고주파 동작을 가능하게 하여 아날로그 디지털 혼합회로 실장 문제 해결에 대한 가능성을 제시하고자 한다.

본 실험에서는 RF 모듈 BGA 패키지로 ITS(Intelligent Transportation System) 회로를 구성할 수 있도록 송수신 회로, PLL(Phase Locked Loop) 회로를 실장하는 RF 모듈 회로를 구성하였다. 이 설계 구조는 RF 회로 부품만을 독립적으로 분리하여 구성하기 때문에 짝 비용으로 대량생산에도 쉽게 적용될 수 있는 장점이 있다. 이 모듈 제작 공정에서는 구멍 관통 홀이나 커넥터가 필요 없기 때문에 순수한 표면 실장 공정 과정만으로 제작될 수 있는 장점을 지닌다. 또한 이 BGA 패키지 구조는 기계적 구조적 제약을 받는 시스템 구성에서나 회로적으로 시스템에서 요구하는 전기적 특성을 쉽게 만족시켜 줄 수 있기 때문에 RF 회로 모듈 패키

지 구성에서 선호도가 높은 방법이 될 수 있다. 인쇄회로 기판에 실장되는 기존의 패키지 회로들에 비해 BGA 공납을 이용한 본 실험의 RF 모듈 BGA 패키지 설계 구조는 전기적으로 고주파 특성을 퇴화시키지 않으면서 패키지 구조와 공정면에서 비교우위가 될 수 있는 RF 회로 모듈 BGA 패키지 구조가 될 수 있다. 이를 살펴보기 위하여 ITS의 RF 시스템을 구성하여 그 전기적 특성을 살펴보았다. 2장에서는 RF 모듈 BGA 패키지 구조를 설계하며, 3장에서는 BGA 패키지의 전기적 모델을 제시하고, 4장에서는 BGA 패키지를 제작한 다음, 5장에서는 TDR(time domain reflectometer) 장비를 이용하여 전기적 특성들을 측정하고, 6장에서는 그 결과를 다른 구조와 비교 검토함으로써 RF BGA 패키지의 특성을 살펴보았고, 7장에서 결론을 맺었다.

II. RF 모듈 BGA 패키지 구조

RF 모듈 BGA(Ball Grid Array) 패키지 구조의 주요 기능은 회로간의 배선길이를 짧게 하며, 모듈 패키지에 의해 발생하는 기생 파라미터를 작게 하는 것이다. 본 실험에서는 잡음 발생 문제와 아날로그 디지털 혼성회로가 지니는 문제를 개선시킬 수 있는 RF 모듈 BGA 패키지를 그림 1과 같이 설계하였다. 본 실험에서 ITS(Intelligent Transportation System)로 구성되는 RF BGA 패키지는 송신측 주파수로 224MHz, 수신측 주파수로 224.25MHz의 범위를 가지며, 입출력 임피던스는 50Ω으로 송수신 채널 수는 10개이며, 일차 중간 주파수는 21.4MHz, 이차 중간 주파수는 450KHz이며, 전압은 6볼트로 동작하게 하는 구조이다. 송신부의 신호이득은 증폭기가 27.6dB, 전체 신호이득은 21.6dB이며, 수신부의 신호이득은 앰프가 19.4dB, 전체이득은 13.4dB이다.

이러한 기능을 수행하기 위한 ITS 시스템에는 그림 1의 회로도 와 같이 10 μF, 4.7 μF 캐패시터, 220 nH, 150 nH 등의 인덕터 저항, MRF4427R2, 2SC5185, 2SC3356 등의 트랜지스터, MI301 다이오드, TCXO(20.95MHz), 오실레이터, 저역통과필터(224MHz), M64082 AGP 이중 PLL IC, 대역통과필터(224MHz)등의 부품이 실장된다. 이러한 부품들은 그림 2에서 보여 주는 바와 같이 3cm×3cm 크기의 BGA 패키지 기판 위에 2SC5185, 2SC3356 등의 트랜지스터와 임피던스 일치용 인덕터와

캐패시터를 실장시켜 모듈을 구성하였다.




그림 1. ITS RF 모듈 개략도
Fig. 1. ITS RF module diagram.




그림 2. ITS RF단의 간략화된 단면도
Fig. 2. Simplified cross-section diagram of a ITS RF unit.





그림 3. BGA 기판 구조(공납의 패드)
Fig. 3. BGA board structure(Ball Pad).

외부회로와 연결되는 BGA 패키지 구조의 입출력 단

자 구조는 그림 1과 그림 2의 단면 구도로 설계되었다. BGA 입·출력 단자의 구조는 그림 3과 그림 4와 같이 공납(Solder Ball)으로 배치될 수 있다. 이 때 공납이 있는 기판두께는 0.36mm이며, 공납의 지름은 0.76mm, 피치는 1.5mm가 된다.



BGA 공납 패드

그림 4. ITS RF 단에 실장될 3 x 3 BGA 구조
Fig. 4. A 3x3 BGA layout applied to a ITS RF unit.

III. BGA 공납의 전기적 모델링

본 실험에서와 같이 기존의 인쇄회로 기판에 구성되던 고주파 회로 모듈을 BGA 패키지로 바꾼다면 전체적인 전기적 특성이 변화할 것이다. 따라서 BGA 패키지를 사용함으로써 RF 회로에서 발생하는 기생 파라메타의 변화를 살펴볼 수 있도록 BGA 패키지의 LC 파라메타를 추출하고 이것을 기존의 패키지와 비교하여 RF 회로가 요구하는 특성을 만족시켜 주는지 살펴본다.

RF 회로 모듈에서 BGA 공납의 배열구조는 그림 5와 같이 연결된다. 커넥터 A로 입력되는 신호는 아래 기판에 해당하는 라인을 거쳐서 공납 1을 지나고 BGA 기판의 신호선에 해당하는 윗 기판의 라인을 지난 뒤, 다시 테스트 기판의 공납 2를 지나서 외부기판의 라인과 커넥터 B에 연결된다. BGA 패키지의 전기적 변수를 분석하기 위해 입출력 단자인 공납을 그림 6과 같이 구와 같은 부피를 갖는 정육면체라고 가정하였다.

그 이유는 공납 전체의 납 성분이 균일하게 분포되어 있고 LC 파라미터의 추출을 용이하게 하기 위해서이다. 또한 공납 자체의 기생 성분의 측정을 용이하게 하기 위해 그림 6과 같이 공납이 정육면체 형태로 0.88mm의 간격을 두고 배열된 간단한 BGA 패키지 구조로 가정한다.





그림 5. 테스트 기판의 구조
Fig. 5. Test board structure.



공납을 정육면체의 금속 라인으로 가정

그림 6. 공납에 대한 가상도
Fig. 6. Ball modeling.

1. BGA 공납에 대한 파라메타 계산

BGA 공납이 신호선 사이를 그림 5와 같이 연결시켜 줄 때 공납이 기생적으로 생성시켜 주는 캐패시턴스와 인덕턴스 성분은 아래의 공식에 의해서 계산될 수 있다. 자체 캐패시턴스는 접지층의 면과 공납 사이에 형성되는 캐패시턴스이므로 식 (1)과 같이 일반적인 식으로 계산될 수 있다^{[3],[4],[5]}.

$$C/l = \epsilon_r \epsilon_{eff} \left[\frac{w}{h} + 2.42 - 0.44 \left(\frac{h}{w} \right) + \left(1 - \frac{h}{w} \right)^6 \right] F/m \quad (1)$$

$$\epsilon_{eff} = \frac{(\epsilon_r + 1)}{2} + \frac{(\epsilon_r - 1)}{2\sqrt{1 + \frac{10h}{w}}}$$

여기서 h 는 절연층인 기판의 두께를 나타내며, l 은 도선의 길이, w 는 도선의 폭, d 는 피치, ϵ_r 은 비 유전 상수를 나타낸다. h 는 0.36mm, l 은 0.62mm, w 는 0.62mm, d 는 1.5mm, ϵ_r 은 4.1이 된다. 위의 공납에 대해 자체 캐패시턴스는 66.9fF로 계산되었다. 반면에 자체 인덕턴스는 식 2)로 계산된다^[6].

$$L/l = \frac{\mu_o}{2\pi} \ln \left(\frac{8h}{w} + \frac{w}{4h} \right) H/m \quad (2)$$

공납 구조에 대해 자체 인덕턴스는 113.1pH로 계산된다. 또한 상호 캐패시턴스와 상호 인덕턴스는 식 (3)과 식 (4)와 같이 계산된다. 여기서 K_{L1} 과 K_{C1} 은 측면 연계인수(fringing factor)이다^[6].

$$C_m/l = \frac{\epsilon_r \epsilon_o}{4\pi} K_{C1} K_{L1} \left(\frac{w}{h} \right)^2 \ln \left(1 + \left(\frac{2h}{d} \right)^2 \right) F/m \quad (3)$$

$$K_{L1} = \sqrt{\frac{\mu_o}{\epsilon_o}} \frac{1}{Z_o(\epsilon_r)} \left(\frac{h}{w} \right)$$

$$K_{C1} = \left[\frac{Z_o(\epsilon_r)}{Z_o(\epsilon_r=1)} \right]^2 \frac{K_{L1}}{\epsilon_r}$$

$$Z_o(\epsilon_r) = \frac{Z_o(\epsilon_r=1)}{\sqrt{\epsilon_{eff}}}$$

$$\frac{K_{L1}}{K_{C1}} = \epsilon_r, \quad \text{if } Z_o = Z_o(\epsilon_r=1)$$

$$Z_o(\epsilon_r=1) = \frac{\sqrt{\frac{\mu_o}{\epsilon_o}}}{\left(\frac{w}{h} \right) + 2.42 - 0.44 \frac{h}{w} + \left(1 - \frac{h}{w} \right)^6}$$

$$L_m/l = \frac{\mu_r \mu_o}{4\pi} \ln \left(1 + \left(\frac{2h}{d} \right)^2 \right) H/m \quad \text{for } \mu_r=1 \quad (4)$$

식 3)과 식 4)를 이용하여 공납의 파라메터를 계산하면 상호 인덕턴스는 14.3pH, 상호 캐패시턴스는 6.8fF이다. 한편, 도체 및 유전체의 표면을 일정한 크기로 분할하여 전하분포를 계산하는 면분할 방법을 적용한 계산 결과는 표 1과 같다^[7]. 식 (1)-식 (4)에 의한 계산 결과는 면분할 방법에 의한 계산 결과에 비해서 자체 인덕턴스는 32%, 자체 캐패시턴스는 9% 만큼 작은 값을 보였다.

표 1. 계산결과 비교표

Table 1. Table of comparing calculated results.

	공식1)-4)에 의한 계산	면분할방법에 의한 계산
자체 인덕턴스[pH]	113.1	149.1
자체 캐패시턴스[fF]	66.9	73.3
상호 인덕턴스[pH]	14.3	28.2
상호 캐패시턴스[fF]	6.8	5.3

2. 신호전송선

공납의 전기적 파라메타가 신호전송선의 특성 임피던스에 일치된다면 반사잡음이나 신호 감쇄와 같은 성능저하를 막을 수 있다. 공납에 연결되는 신호선의 도선폭은 0.70mm이고 기판의 두께가 0.36mm, 유전율이 4.1이므로 식 5)에 의해 계산되는 특성 임피던스는 49.5 Ω이다. 식 5)에서 W_{eff} 는 유효 선폭이며, d 는 유전체의 두께, ϵ_{eff} 는 유효 유전상수이다^[8].

$$Z_0 = \frac{120\pi}{\sqrt{\epsilon_{eff}} \left[\frac{W_{eff}}{d} + 1.393 + 0.667 \ln \left(\frac{W_{eff}}{d} + 1.444 \right) \right]} \quad (5)$$

$$W_{eff} = W + 0.398 T \left(1 + \ln \frac{2d}{T} \right)$$

이를 면분할 방법과 Eesof 프로그램[9]으로 계산하였을 때, 각각 49.8Ω과 49.5Ω으로써 계산되어서 식 5)에 의한 계산값과 일치함을 보여 주었다. 한편 39.8mm 길이의 전송선에서 캐패시턴스와 인덕턴스는 각각 0.69pF/cm, 1.05nH/cm로 계산되었다.

3. BGA 패키지의 등가회로

BGA 패키지에 대한 전기적 변수 계산값을 이용하여 등가회로를 그릴 수 있다. 이 때, 공납은 접지 기판과 자체 캐패시턴스를, 공납과 공납끼리는 상호 캐패시턴스를 갖는 구조로 표현될 수 있다. 전송선의 저항값은 약 5μΩ으로 무시될 수 있는 저항값이다. 공납 자체의 기생 성분과 공납끼리의 기생성분을 함께 고려하여 3개의 공납에 대해서 등가회로를 구현할 경우 그림 7처럼 나타낼 수 있다. 그림 7의 BGA 테스트 기판의 등가회로에서 R11, R22, R33는 공납의 저항값으로써 0.23mΩ 정도이며, C11, C22, C33는 자체 캐패시턴스으로써 66.9fF의 값을 가진다. 또한 C12, C23는 상호 캐패시턴스로서 6.8fF의 값을 가지며, L12, L23는 커플링으로써

이 때의 인덕턴스값은 14.3pH로 계산되었다.




그림 7. BGA 패키지 기판의 등가회로
Fig. 7. An equivalent circuit of a BGA package board.

4. 3×3 단자 구조의 BGA 패키지

식 1)-식 4)를 사용하면 3×3 입출력 단자 패드 구조의 캐패시턴스와 인덕턴스를 표 2와 같이 계산할 수 있다. 공납이 서로 가깝게 배치된 경우의 상호 캐패시턴스와 상호 인덕턴스는 각각 6.8fF, 14.3pH로 계산되며 두 번째로 가깝게 배치된 경우의 상호 캐패시턴스와 상호 인덕턴스는 각각 3.7fF, 7.1pH로 계산되었다.

그 외의 경우에는 상호 캐패시턴스와 상호 인덕턴스 성분은 1.2fF, 3.5pH로 계산되어서 무시될 수 있었다. 따라서 공납의 입출력 단자 성격을 지정할 때 각각의 공납을 가깝게 배치되는 단자를 중심으로 신호선과 접지선으로 지정하여 공납의 기생성분을 제거시킬 수 있도록 설계하였다.

표 2. 3×3 BGA 기판의 계산된 파라메타 값
Table 2. Calculated values of electrical parameters of a 3 x 3 BGA board.

Capacitance		단위 : FemtoFarad						
66.9	-6.83	0	-6.83	-3.72	0	0	0	0
-6.83	66.9	-6.83	-3.72	3-6.83	-3.72	0	0	0
0	-6.83	66.9	0	-3.72	-6.83	0	0	0
-6.83	-3.72	0	66.9	-6.83	0	-6.83	-3.72	0
-3.72	-6.83	-3.72	-6.83	66.9	-6.83	-3.72	-6.83	-3.72
0	-3.72	-6.83	0	-6.83	66.9	0	-3.72	6.83
0	0	0	-6.83	-3.72	0	66.9	-6.83	0
0	0	0	6.83	-3.72	-3.72	-6.83	66.9	6.83
0	0	0	0	-3.72	-6.83	0	-6.83	66.9

Inductance

단위 : PicoHenry

112.9	14.3	0	14.3	7.14	0	0	0	0
14.3	112.9	14.3	7.14	14.3	7.14	0	0	0
0	14.3	112.9	0	7.14	14.3	0	0	0
14.3	7.14	0	112.9	14.3	0	14.3	7.14	0
7.14	14.3	7.14	14.3	112.9	14.3	7.14	14.3	7.14
0	7.14	14.3	0	14.3	112.9	0	7.14	14.3
0	0	0	14.3	7.14	0	112.9	14.3	0
0	0	0	7.14	14.3	7.14	14.3	112.9	14.3
0	0	0	0	7.14	14.3	0	14.3	112.9

IV. RF BGA 기판 제작

1. 배선(Routing)

224MHz ITS시스템의 RF 모듈 BGA(Ball Grid Array) 패키지 구조의 기판 크기는 송신단, 수신단 각각은 30mm×30mm크기로 구성된다. 그리고, 유전체의 두께는 300 μm, 비아 크기는 550 μm, 드릴 크기는 350 μm이다. MCM-station^[10] 배선기를 이용하여 배선공정을 실시하고 난 후의 결과는 표 3과 같다. 네트당 평균 배선길이는 39.8mm로서 기존의 BGA를 사용하지 않을 때의 배선 길이 41.87mm보다 5%정도의 길이 감소를 보였으며, 이에 따라 계산되는 신호 지연시간은 0.27nsec로 배선길이 자체가 RF 회로 동작에 영향을 주지 않음을 알 수 있다. 한편, 부품이 실장될 BGA 기판은 그림 8과 같이 구성되었다

표 3. RF 모듈 BGA(Ball Grid Array) 패키지의 배선 결과

Table 3. Routing results of RF circuit BGA package module.


	RX	TX	PLL	ANT/PWR
부품수	53	43	31	96
네트수	28	26	28	60
배선수	137	108	80	191
비아수	91	42	63	107
배선율	100%	100%	100%	100%
총배선 길이 (mm)	1115.4	1148.4	644.96	1943.6
평균배선길이 (mm)	39.8	44.2	23.0	32.4



그림 8. ITS RF 단의 부품 및 패드 배선도
Fig. 8. Components and pad layout of a ITS RF unit.

2. 부품실장 공정

Japan Pulse Lab.의 RF-330 리플로워(Reflow) 장비를 이용하여 부품들과 공납을 실장하였다. 그림 8은 reflow 공정시 사용한 온도 프로파일이다. RF 330 Reflower로 BGA 공납을 실장하는 작업은 pre-heat(예열)의 온도를 150℃, reflow의 온도를 210℃정도로 설정한 뒤, 일정한 속도로 reflow의 컨베이어 벨트를 이동시키며 공납과 부품을 연결하는 것이다. 공납은 낮은 용융점을 갖는 Pb/Sn(60/40) 합금을 이용하기 때문에 공납을 BGA 패드면에 리플로워를 사용하여 실장하였다. BGA 공납의 전기적 변수를 측정하기 위해 FR-4 에폭시 기판에 공납만을 실장시킨 기판을 제작하였다. 공납의 지름은 0.76mm, 공납사이의 간격은 0.88mm, 피치는 1.5mm, 에폭시 기판 두께는 0.36mm, ε_r은 4.1이었다.



Test 기판의 윗면 온도 프로파일

그림 9. BGA 기판 공정 온도 분포
Fig 9. Temperature profile of the process of a BGA substrate.




그림 10. BGA 공납 측정 기판
Fig. 10. Test board picture.

V. 측정 실험

HP5475A TDR(Time Domain Reflectometry)장비를 사용하여 ITS RF 모듈의 BGA 기판의 전기적 파라메타를 측정하였다. 이 때 인가되는 측정 신호의 상승시간은 390psec였다. TDR의 측정 신호는 그림 5에서와 같이 단자 A에서 출발하여 라인을 거쳐 공납 1로 가고, 다시 라인을 거쳐 공납 2로 진행하고 난 후 단자 B를 거치게 되는데, 단자 B에서 반사되어 되돌아오는 신호를 TDR 장비가 측정하게 된다.




그림 11. BGA 공납에 대한 자체 캐패시턴스의 TDR 측정 파형
Fig. 11. A waveform of TDR measurements of self capacitances for BGA Solder Balls.

HP5475A TDR측정을 통하여 얻어진 결과는 그림 11과 같다. 그래프에서 첫 번째와 네 번째의 아래로 향한 혹은 같은 곡선은 커넥터 A와 B에 의한 것이며 두 번째와 세 번째의 혹은 같은 곡선은 BGA 공납에 의해 측정된 파형이다. 측정 결과, 그림 11로부터 자체 인덕턴스는 146.7pH, 자체 캐패시턴스는 68.6fF를 읽을 수 있었다. 또한 D-TDR(Differential TDR) 측정 방법을 통하여 그림 12와 같이 상호 성분값을 읽을 수 있었으며, 상호 인덕턴스는 16.9pH, 상호 캐패시턴스는 10.9fF으

로 측정되었다. 이 측정치는 계산식 1)-4)에 의하여 얻어진 표 1의 값과 비교하여 볼 때, 3~30%의 오차 범위를 가진다. 또한 도선폭이 0.70mm인 전송선 라인에 대해서도 50.1Ω이 측정되어 계산값과 1.5%이내의 오차를 보였다^{[11],[12],[13]}.




그림 12. BGA 공납에 대한 상호 캐패시턴스의 D-TDR 측정 파형
Fig. 12. A waveform of Differential TDR measurements of mutual capacitances for BGA Solder Balls.

표 4. 3×3 BGA 기판의 기생 파라메타 측정 결과의 L, C 행렬

Table 4. L, C matrixes of electrical parastic parameter measurements of 3×3 BGA solder balls.

Capacitance 단위 : FemtoFarad

68.6	-10.9	0	-10.9	X	0	0	0	0
-10.9	68.6	-10.9	X	-10.9	X	0	0	0
0	-10.9	68.6	0	X	-10.9	0	0	0
-10.9	X	0	68.6	-10.9	0	-10.9	X	0
X	-10.9	X	-10.9	68.6	-10.9	X	-10.9	X
0	X	-10.9	0	-10.9	68.6	0	X	-10.9
0	0	0	-10.9	X	0	68.6	-10.9	0
0	0	0	X	-10.9	X	-10.9	68.6	-10.9
0	0	0	0	X	-10.9	0	-10.9	68.6

Inductance 단위 : PicoHenry

146.7	16.9	0	16.9	X	0	0	0	0
16.9	146.7	16.9	X	16.9	X	0	0	0
0	16.9	146.7	0	X	16.9	0	0	0
16.9	X	0	146.7	16.9	0	16.9	X	0
X	16.9	X	16.9	146.7	16.9	X	16.9	X
0	X	16.9	0	16.9	146.7	0	X	16.9
0	0	0	16.9	X	0	146.7	16.9	0
0	0	0	X	16.9	X	16.9	146.7	16.9
0	0	0	0	X	16.9	0	16.9	146.7

표 4는 BGA 입출력 단자에 대해 측정된 결과를 나타낸다. 표 4의 행렬에서 대각선 방향의 값들은 자체 캐패시턴스와 인덕턴스값을 나타내며, 그 이외의 값들은 상호성분 값들이다. 표 4에서 두 번째로 가깝게 떨

어진 거리에 대한 상호 성분은 X로 표기하였으며, 세 번째로 가장게 떨어진 거리의 공납에 대해서는 상호적인 성분이 0에 가까울 정도로 매우 작으므로 무시하였다.




그림 13. BGA 패키지와 인쇄회로 기판의 주파수 측정
Fig. 13. Frequency measurements of BGA packages and PCB substrates.




그림 14. 1GHz~ 10GHz 대역에서의 BGA 패키지 기판의 주파수 특성
Fig. 14. Frequency Characteristics of BGA packages from 1GHz to 10GHz.

HP4396B 네트워크 아날라이저를 이용한 BGA 패키지 기판의 주파수 특성은 그림 13과 그림 14에 나타나 있다. 산란 파라미터를 이용하여 측정된 결과, 1.1GHz와 1.55GHz에서 공진 현상에 의한 손실을 보여준다. TDR로 측정된 L과 C의 값을 계산한 결과, 1.587GHz에서 공진 현상을 보였다. 1.55GHz에서 발생하는 PCB 인쇄회로 기판과 BGA 패키지 기판의 손실차이는 0.26dB로써 매우 작았다. 따라서, BGA 공납을 이용한 회로 설계시 발생할 수 있는 신호 감쇄의 영향이 거의 없음을 알 수 있다. 또한 그림 14는 1GHz부터 10GHz

대역까지의 주파수 특성으로써 그림 13의 1.55GHz의 주파수에 대해 공진형태로 나타나 고주파에서의 BGA 패키지 구조에 대한 특성을 관찰할 수 있었다.

VI. 결과 및 검토

본 실험에서는 RF 회로 모듈을 설계할 때 BGA 패키지를 이용함으로써 QFP 패키지를 사용하거나 인쇄회로 기판을 사용하는 구조에 비하여 BGA 공납의 전기적 기생성분이 무시할 수 있을 정도로 작아서 전기적 성능이 상당히 개선됨을 볼 수 있었다.

BGA 공납을 전기적 모델링 하는데 있어, 공납을 같은 부피를 갖는 정육면체의 라인으로 가정하고 계산하였던 결과가 실제 TDR 장비로 측정된 결과인 68.6fF, 146.7pH로 나타나서 거의 일치함을 보였다. 한편 면분할 방식을 이용한 계산 결과도 계산값과 자체 인덕턴스는 32%, 자체 캐패시턴스는 9% 오차를 보였다. 또한 상호 캐패시턴스와 상호 인덕턴스 값은 10.1fF, 16.9pH로 측정되었으며, 그 다음으로 가까운 공납과는 거의 무시할 수 있어서, BGA 기판에 많은 볼이 실장되었다 해도 가장 가까운 공납과 두 번째 가까운 공납 정도에서 발생하는 기생성분을 고려하여도 전기적 해석이 충분하다는 것을 볼 수 있었다. 이에 대한 등가회로는 그림 15와 같이 구현될 수 있다.




그림 15. 3×3 BGA 패키지에 대한 등가회로
Fig. 15. An equivalent circuit of a 3×3 BGA package.

그림 15에 나타나는 캐패시턴스 성분에서 C11은

68.6fF, C12는 10.9fF, C13는 0, C14는 10.9fF, C15는 X의 값을 갖는다. X는 무시할 수 있음을 의미하며, 실제로 측정 불가능할 정도로 작은 값이다.

표 5. BGA 공납에 대한 측정값과 계산값의 비교표

Table 5. A table of comparing measurements and calculations of BGA solder balls.

	TDR 측정값	식1)~식4) 계산값	면분할 방법 결과
자체 인덕턴스[pH]	146.7	113.1	149.1
	100%	77%	102%
자체 캐패시턴스[fF]	68.6	66.9	73.3
	100%	97%	107%
상호 인덕턴스[pH]	16.9	14.3	28.2
	100%	85%	167%
상호 캐패시턴스[fF]	10.9	6.8	5.3
	100%	62%	49%

표 5는 BGA 공납에 대한 측정값과 계산값을 비교한 것으로, 모델링 결과와 TDR 측정값이 유사한 결과를 보였다. 자체 인덕턴스는 22.9%, 자체 캐패시턴스는 3.6%, 상호 인덕턴스는 15.4%, 상호 캐패시턴스는 32.7%의 오차를 보였다. 또한, 자체 성분값은 상호 성분값보다 크며, 상대적인 오차는 자체 성분보다는 상호 성분에서 크게 나타났다.

표 6에서 비교한 64-TQFP 패키지는 150 μ m의 라인 간격과 450 μ m의 패드 사이즈, 250 μ m의 드릴 사이즈를 이용하며, 와이어 본딩을 사용하는 대신에 에폭시층을 사용한 모델이다. 비교 대상으로 제시된 64-TQFP는 BGA 공납을 이용한 FR-4 양면 기판이며, 80 RF 플립 모듈 BGA 패키지 구조는 13mm \times 13mm의 도선폭에 비아와 두 개의 범프를 갖는 구조이다^[2].

64-TQFP 패키지 구조와 BGA 측정 기판의 전기적 파라미터를 비교해 보면, BGA 측정 기판상의 기생 성분의 영향이 64-TQFP 패키지 구조보다 자체 캐패시턴스와 상호 캐패시턴스 값에 대해서 65%와 84%까지 감소함을 알 수 있다. 또한 80 RF 플립 모듈 BGA 패키지에 비해 자체 인덕턴스는 67%, 상호 인덕턴스는 66%까지 감소하였다.

표 6. BGA 패키지, 64-TQFP 패키지, 80 RF 플립 모듈 구조의 BGA 공납 파라미터 비교

* 표 6의 자체 인덕턴스는 라인의 인덕턴스와 공납의 인덕턴스의 합이다.

Table 6. Comparison of BGA ball parameter values for RF circuit BGA package, 64-TQFP package and 80 RF Flip module BGA package.

	RF 회로 모듈 BGA 패키지	64-TQFP 패키지	80 RF Flip module BGA 패키지
자체 인덕턴스[nH]	1.53	3.24	4.7
자체 캐패시턴스[fF]	68.6	200	-
상호 인덕턴스[pH]	16.9	100	50
상호 캐패시턴스[fF]	10.9	70	220

그림 13과 그림 14에서 제시된 BGA 패키지 기판과 PCB 인쇄회로 기판과의 산란 파라미터 파형에서 BGA 패키지 구조를 사용할 경우 라인으로 연결된 기판과 거의 같은 주파수 특성과 1.55GHz일 때의 공진 현상을 관찰할 수 있었다. 고주파에 대한 특성을 알아보고자 10GHz 대역까지 실험을 진행하였으며, BGA 패키지 기판의 S21 파형에서 3GHz일 때 1.55GHz 주파수의 2차 공진이 나타남을 알 수 있다. 또한 TDR로 측정한 인덕턴스와 캐패시턴스 값을 이용하여 공진 주파수를 계산한 결과 1.587GHz였으며, 네트워크 장비를 이용한 파형과 같은 주파수에서 공진 현상이 일어났다. 공진 주파수에서 BGA 패키지 구조와 PCB 인쇄회로 기판의 손실차이는 0.26dB로써 매우 작아 신호 전송에 영향이 없음을 알 수 있었다. 따라서, ITS RF 3 \times 3 BGA 패키지 구조는 64-TQFP 패키지 구조와 80 플립 모듈 BGA 패키지 구조^[1]보다 작은 기생 성분을 가지며 고주파에 대한 신호의 손실이 작아 RF 회로 모듈 BGA 패키지의 전기적 기생 성분을 감소시켜 잡음이 개선된다는 것을 알 수 있었다. 이 결과는 RF회로를 BGA 패키지 구조로 모듈을 구성하므로써, 일반 PCB 기판에 부품을 실장하여 구성하는 경우보다 부피를 축소시킬 수 있었으며 BGA 공납에 의한 기생 성분의 영향을 크게 감소시킬 수 있어, RF회로를 구성하는 방법으로써 그림 1과 같은 BGA 패키지 구조가 적합함을 제시하였다.

VII. 결 론

본 논문은 RF 회로 모듈을 구현하는 방법으로 BGA(Ball Grid Array) 패키지 구조를 제시하고, 전기적 파라메타를 추출하였다. RF 회로 모듈 BGA 패키지는 모듈 제작 공정에서의 외부 회로 연결 방법에서 드릴링에 의한 구멍 관통 홀 공정과정을 완전히 배제하고 순수하게 표면 실장 공정 기술로만 제작할 수 있다는 장점을 보여 주었고 이에 따라 전기적 변수도 크게 개선시켰다.

본 실험은 224MHz에서 동작하는 ITS RF 모듈의 BGA 패키지 구조를 설계 제작하고, BGA 공납의 전기적 파라메타를 모델링하여 계산하였으며, HP5475A TDR장비를 이용하여 측정하였다. 3×3 입출력단자 구조의 BGA 기판의 기생성분을 측정된 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 인덕턴스는 1.53nH로써 QFP 패키지 구조의 캐패시턴스 200fF과 인덕턴스 3.24nH과 비교할 때 각각 34%, 47%로 감소됨을 볼 수 있었으며, 80 RF 플립 모듈 BGA 패키지 구조에 비해 서로 자체 인덕턴스와 상호 인덕턴스가 33%와 34%로 감소하였다. 또한 공납 자체의 상호 캐패시턴스와 상호 인덕턴스는 각각 10.9fF과 16.9pH로 측정되었다. 특히 상호 캐패시턴스값은 64-TQFP 구조에 비해 16%에 지나지 않았다. 그러므로, RF 모듈 BGA 패키지 구조의 기생성분이 64-TQFP나 80 RF 플립 모듈 BGA 패키지 구조에 비해 크게 감소하였다. 또한 QFP는 4cm의 배선 길이를 가지는데 BGA 패키지 구조는 0.78mm로 배선길이가 짧아지므로 RF 회로 모듈을 소형화시킬 수 있었다. BGA 패키지 기판과 PCB 기판의 주파수 특성 실험을 통해 BGA 패키지 구조를 사용할 때의 신호 전달 특성이 양호함을 알 수 있었으며, 공진 현상이 일어나는 1.55GHz 주파수와 TDR장비의 실험값인 인덕턴스와 캐패시턴스의 공진 주파수 계산값이 같음을 확인할 수 있었다. 결국, RF BGA 패키지 구조는 패키지 모듈 밀면 전면에 입·출력 단자를 형성하여 짧은 배선 길이와 높은 입출력 단자 밀도를 형성하고 외부회로와 연결시켜 줌으로서 기생 인덕턴스와 캐패시턴스를 줄일 수 있고 신호지연 시간을 단축시킬 수 있어 RF 모듈 구성 방법으로 BGA 패키지 구조를 사용하는 것이 전기적 특성 개선과 소형화 효과 면에서 적합하며, 아

날로그와 디지털 혼성 회로를 분리 제작할 때 나타날 수 있는 잡음 문제를 해결할 수 있음을 알 수 있었다.


참 고 문 헌

- [1] P.J. Zabinski, B.K. Gilbert, P.J. Zucarelli, D.V. Weninger, and T.W. Keller, "Example of a Mixed-Signal Positioning System(GPS) Receiver using MCM-L Packaging," *IEEE Trans. CHMT, B*, vol. 18, no. 1, pp. 13-17, 1995.
- [2] Y.L. Low, Y. Degani, K.V. Guinn, T.D. Dudderrar, J.A. Gregus, and R.C. Frye, "RF Flip-Module BGA Package," *IEEE Trans. Advan. Pack.*, Vol. 22, No. 2, pp.111-114, 1999.
- [3] J.H. Lau, "Ball Grid Array Technology," McGraw-Hill, pp.458-459, 1995.
- [4] M.V. Schneider, "Microstrip Lines for Microwave Integrated Circuits," *Bell Syst. Tech. J.*, vol.48, no. 5, p. 1421, May 1969.
- [5] E. Bogatin, "Design Rules for Microstrip Capacitance," *IEEE Trans. CHMT*, vol. 11, no. 3, p. 253, Sept. 1988.
- [6] C.S. Walker, "Capacitance, Inductance and Crosstalk Analysis," Artech House, pp.46-48, pp.62-64, pp.92-94, pp.100-101, 1990.
- [7] W.T. Weeks, "Calculation of Coefficients of Capacitance of Multi-conductor Transmission Lines in the Presence of a Dielectric Interface," *IEEE Transactions on Microwave Theory and Technique*, MTT-18, pp.34-43, 1970.
- [8] D.M. Pozar, "Microwave Engineering," Addison-Wesley, Pub., pp.183-190, 1987.
- [9] *EEsof Circuit Element Catalog*, volume 4, April 1993.
- [10] *Mentor Graphics Manual*, Mentor Graphics Corporation, 1993.
- [11] R.E. Collin, "Foundations for Microwave Engineering," McGraw-Hill International Editions, pp.88-89, 1992.
- [12] W.B. Boast, "Principles of Electric and Magnetic Fields," Harper and Brothers,

pp.205-210, 229, 311, 1956.

- [13] R.J. Mohr, "Coupling between Open Wires over a Ground Plane," IEEE Symp. EMC, pp.404-413, July 23-25, 1968.

저 자 소 개



金 東 映(學生會員)

1977년 1월 17일생. 1999년 서강대학교 전자공학과 졸업. 현재 동대학원 전자공학과 석사과정. 관심분야: BGA package



崔 淳 信(正會員)

1990년 서강대학교 전자공학과 졸업. 1992년 동대학원 석사과정 졸업. 1997년~현재 용인전문대학 전임강사



鄭 泰 鎬(學生會員)

1976년 3월 16일생. 1999년 서강대 전자공학과 졸업. 현재 동대학원 전자공학과 석사과정. 관심 분야 : RF system package



池 龍(正會員) 第31卷 A編 第3號 參照

현재 서강대학교 전자공학과 부교수