백플레인 버스 네트워크를 위한 최악 응답 시간 분석

Analysis of Worst-Case Response Time for Backplane Bus Network

  • 성민영 (서울대학교 컴퓨터공학부) ;
  • 장래혁 (서울대학교 컴퓨터공학부) ;
  • 신현식 (서울대학교 컴퓨터공학부)
  • 발행 : 2001.02.01

초록

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 은용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다.

키워드

참고문헌

  1. L. Sha, R. Rajkumar, J. P. Lehoczky, 'Real-Time Computing with IEEE Futurebus+,' IEEE Micro., pp.30-99, Jun. 1991
  2. K. A. Kettler and J. K. Strosnider, 'Scheduling Analysis of the Micro Channel Architecture for Multimedia Applications,' Proc. of the IEEE Int'l Conf. on Multimedia and Computing Systems, pp.403-414, 1994 https://doi.org/10.1109/MMCS.1994.292486
  3. K. Tindell, H. Hansson, A. Wellings, 'Analysing Real-Time Communications : Controller Area Network (CAN),' Proc. of the IEEE Real-Time Systems Symposium, pp.259-263 https://doi.org/10.1109/REAL.1994.342710
  4. N. Audsley, A. Burns, M. Richardson, K. Tindell and A. Wellings, 'Applying New Scheduling Theory to Static Priority Pre-emptive Scheduling,' Software Engineering Journal, vol.8, no.5, pp.284-292, 1993
  5. IEEE, 'VMEbus specification : Draft Specification Revision D1.6,' May 1993
  6. VITA 19.0-1997, 'Summary and introduction to the BusNet standard,' 1997
  7. VITA 19.1-1997 Draft D5, 'BusNet Media Access Control(MAC) specification,' 1997
  8. VITA 19.2-1997 Draft D3, 'BusNet Link Layer control(LLC) specification,' 1997
  9. M. Sung and T. Kim and N. Chang and H. Shin, 'Analysis of Real-Time Backplane Bus Network Based on Write Posting,' Proc. of the Real-Time Computing Systems and Applications, pp.166-169, 1998 https://doi.org/10.1109/RTCSA.1998.726413
  10. SCV64 User Manual, Tundra Co., 1998
  11. L. Sha,R. Rajkumar and J. P. Lehoczky, 'Priority Inheritance Protocols : An Approach to Real-Time Synchronization,' IEEE Trans. on computers, vol.39. no.9, pp.1175-1185, Sep. 1990 https://doi.org/10.1109/12.57058
  12. S.-S. Lim, Y. H. Bae, G. T. Jang, B.-D. Rhee, S. L. Min, C. Y. Park, and H. Shin, K. Park, C. S. Kim, 'An Accurate Worst Case Timing Analysis for RISC Processors,' IEEE Transactions on software Engineering, vol.21, no.7, pp.593-604, July 1995 https://doi.org/10.1109/32.392980
  13. C. A. Healy, D. B. Whalley and M. G. Harmon, 'Integrating the Timing Analysis of Pipelining and Instruction Caching,' Proc. of the 16th Real-Time Systems Symposium, pages 288-297, Dec. 1995 https://doi.org/10.1109/REAL.1995.495218
  14. K. Tindell and A. Burns, J. Wellings, 'Analysis of Hard Real-Time Communications,' Real Time Systems, vol.9, pp.147-171, 1995 https://doi.org/10.1007/BF01088855