

Lithography 기술과 Trend에 대한 고찰

조 한 구

삼성전자 반도체 연구소 공정개발팀

I. 서 론

반도체는 고집적화, 대용량, 고성능의 device를 양산하는 것을 목표로 하고 있고, 이를 실현하기 위해 lithography 기술이 함께 발전해 왔다. lithography는 라틴어의 “lithos(돌)”+“graphy(그림, 글자)”의 합성어로 원래 석판화 기술을 의미하였으며 인쇄 기술로 사용되다가 반도체 공정 기술의 이름으로 사용되어 반도체 미세화를 선도하고 있는 기술이다. 반도체 제조업에서 lithography 공정은 photomask(미세한 집적 회로의 master copy를 포함하고 있는 석영판) 위의 전기 회로 pattern을 wafer에 이전하는 수단으로 사용된다. 기본적인 lithography 공정 순서는 다음과 같다. device 구성을 위해 기판인 wafer에 pattern을 형성하려고 막(전도체, 절연막, 확산 방지층 등)을 먼저 입히고 그 위에 얇은 층의 감광제인 photoresist를 도포한다. photo-mask를 투과한 빛은 감광제를 변화시켜 빛이 노광된 부분과 노광되지 않은 부분을 구분하게 되는데, 노광된 부분이 현상액에 쉽게 용해되지 않는 nega-type과 반대로 쉽게 용해되는 posi-type 감광제로 분류된다. 현상된 감광막은 이후에 연결 공정인 식각 또는 이온 주입시에 보호막으로 작용하여 원하는 부분에만 선별적인 작업이 이루어지도록 하며 수행 공정이 끝난 후 감광막을 제거함으로써 lithography 공정이 완성된다.^[1]

lithography 공정은 사용되는 광원에 따라 크게 “optical”과 “non-optical”로 구분된다. “optical” 방법은 파장 측면에서 g-line(436nm),

i-line(365nm)에 이어 KrF(248nm)가 현재 가장 널리 사용되고 있으며, 이보다 짧은 파장인 ArF(193nm) 및 F₂(157nm) 장비를 이용한 공정 개발을 진행 중이다. “non-optical” 방법은 빛의 회절에 의한 분해능 제약으로 인해 x-ray, e-beam, ion-beam, EUV(Extreme Ultra-Violet) 등을 사용하여 해상도를 향상시키는 것이 주목적이지만 infrastructure가 아직 성숙되지 못했고, 공정 control 및 양산 적용을 목적으로 아직도 개발이 진행 중이다. 현재 device integration에서 요구되고 있는 0.1 μ m CD(Critical Dimension)까지는 주로 optical lithography 기술이 적용 중이고, 노광 방법으로는 4x 또는 5x 축소 투영(reduction projection)을 사용한 step-and-scan(“scanner”) 방식이 large field size와 high NA 측면에서 step-and-repeat(“stepper”) 방식보다 유리하여 현재 주종을 이루면서 사용되고 있다.

lithography 공정 개념은 비교적 단순하지만, device 요구 조건을 충족시키기 위해 실제 장비 가격은 매우 고가이고 장비 구성은 복잡하게 이루어져 있다. 집적화를 위해서는 더 작은 해상도(resolution)를 가져야 하고, 설계된 pattern의 CD를 주어진 tolerance내에서 linear하고 uniform하게 형성하여야 하고, 각 mask layer는 이미 wafer에 적층된 pattern에 대해 정확하게 정렬(overlay accuracy)시켜야 하며, 이러한 과정을 반복적으로 빠른 속도로 진행할 수 있는 양산 측면의 throughput을 요구하고 있다. throughput은 직접적으로 chip 제작 비용과 연관이 있어서 양산 장비 선정시 중요한 고려 항목

이다. 참고로 e-beam lithography 기술이 해상도에 있어서 optical lithography 기술보다 유리함에도 불구하고 양산하는데 있어서 아직도 소규모적이고 제한적으로 적용되고 option 기술 후보로 머물러 있는 것은 낮은 throughput 때문이다. 그 외의 요구 조건으로는 증가하는 chip 크기에 대응하기 위해 각 노광에서 적어도 하나 이상의 full chip을 노광할 수 있는 large field size, yield loss 및 최종 chip에 대한 고비용과 직접적으로 연관있는 defect density를 제한하는 것 등이 언급될 수 있다.^[2]


이번 논문에서는 현재 양산에서 주종을 이루는 optical lithography 장비의 투영 장치에 대한 간략한 설명을 하고, 고집적화된 device를 양산하는 mission을 수행시 lithography 공정에서 고려해야 하는 주요 4가지 항목-해상도 및 해상도 향상 기술, CD control, overlay accuracy, throughput -에 대한 기술 발전을 고찰한 후 특히 투영 광학을 사용한 optical lithography 기술 동향 및 발전 방향에 대해 알아보려고 한다. 그리고, 추후 사용될 NGL(Next Generation Lithography) 기술에 대한 간단한 설명을 한 후에 발전 trend와 방향에 대한 고찰을 하고자 한다.

II. 본 론

1. 투영 노광 장치 개요

투영 노광 장치는 광원, 조명계, 투영 광학계, mask/wafer stage 및 정렬계 등으로 구성되어 있다(그림 1).^[3] 각 부분은 전체 system과 연관되어 있으므로 한 부분의 형태는 다른 부분에 직접적인 영향을 미칠 수 있다.

광원(source)으로는 광원 크기가 5mm 정도로 작아서 거의 점광원처럼 생각할 수 있는 고압 arc lamp(Hg-Xe)가 g-line(436nm)과 i-line(365nm) stepper에 사용된다. 또한 DUV 광원으로 사용하는 경우도 있지만 효율이 낮고, NA



〈그림 1〉 투영 노광 장치의 개략적인 구성도

가 크면 색수차 문제가 생기기 때문에 laser를 사용하는 것이 일반적이다. 작은 해상도를 얻기 위해서는 단파장이면서 파장의 선평(bandwidth)이 작은 laser를 사용할 필요성이 생겼고, 현재 KrF(248nm), ArF(193nm), F₂(157nm) excimer laser를 광원으로 이용하는 연구가 완료 및 진행 중에 있다.

조명계는 광원을 유한한 크기를 가진 uniform한 광원으로 만드는데 필요하다. fly's eye lens (lenticular, integrator)나 임의의 각도로 입사하는 빛을 긴 pipe속을 지나는 동안 여러 번의 반사를 거쳐 uniform하게 하는 light pipe와 같은 방법 등을 사용하고 있다. condenser lens는 fly's eye lens나 light pipe 같은 beam uniformizer를 통하여 만들어진 광원을 mask로 전달하는 역할을 하고, 광원이 mask상에 어떻게 전달되는가에 따라 critical illumination과 Koehler illumination으로 구분된다.

축소 투영계는 수차를 빛의 회절에 의한 효과보다 현저히 작게 만들어야 한다. 수차가 거의 없으므로 사용자가 lens의 상형성에 대하여 기하광학의 원리를 그대로 적용하여 계산을 해도 무난하다. lens의 해상도는 NA에 반비례하고 NA를 크게 하면 할수록 해상도 측면에서 우수한 성능을 나타내기 때문에 lens의 NA가 크게 하는 방향으로 기술이 발전되어 왔다.

정렬계는 beam 경로에 의한 구분으로는 노광 beam과 동일한 경로를 거치는 on-axis와 off-axis 방식, 정렬 광원에 따른 단파장의 laser와

broadband 방식으로 구분될 수 있으며, wafer 정렬시 정렬 광원에 의해 wafer가 노광되지 않아야하며 이로 인해 일반적으로 정렬 광원은 단 파장은 633nm의 He-Ne laser, broadband는 halogen lamp를 사용하고 있다. high NA 설비화가 되면서 정렬 beam과 노광 beam을 고려한 lens 설계 및 system 구성의 어려움으로 인해 off-axis 정렬계의 방향으로 개발되어 지고 있다.


2. 양산시 lithography 공정 고려 사항

1) 해상도(Resolution) 및 해상도 향상 기술(RET)

일반적으로 optical lithography에서 투영 노광 장치로 pattern을 형성할 경우 해상도(resolution)와 초점 심도(DOF)는 잘 알려진 Rayleigh의 공식에 의해 아래와 같이 나타낼 수 있다.

$$R = k1 \frac{\lambda}{NA} \quad DOF = k2 \frac{\lambda}{(NA)^2}$$

여기서, R은 해상도, λ 는 사용 광원의 파장, k1, k2는 공정 상수, NA는 stepper 또는 scanner 투영 광학계의 개구수(Numerical Aperture)이다. 해상도는 mask에서 회절된 빛이 lens내로 들어갈 수 있는지에 의하여 결정된다(그림 2). mask를 통과한 빛은 회절 후에도 진행 방향으로 거의 그대로 진행하는 것과 상당한 각도로 꺾여지는 것이 있다. Fourier transform 이론에 의하면 거의 그대로 진행하는 0차 회절광은 신호를 전달하지 못하고, 좌우로 회절된 1차 회절광이 lens내로 입사되면 최소한의 주기에 대한 정보를



<그림 2> pattern 주기 의존성에 따른 유한 구경 lens의 해상도의 차이

전달하게 된다. 따라서, 해상도는 1차 회절광이 lens 내부로 입사하게 되는 최소 주기를 분해할 수 있다.^[4] Rayleigh 공식에 의하면 미세한 작은 pattern을 얻기 위해서는 파장 λ 를 줄이는 방법, NA(<1)를 크게 하는 방법 및 k1을 작게 하는 세 가지 방법이 있다.

(1) 파장 λ 를 줄이는 방법


파장 변경을 통한 해상도 개선 방향은 지금까지 g-line(436nm), i-line(365nm)에서 excimer laser인 KrF(248nm), ArF(193), F₂(157nm) 순서로 계승되어 왔다. 파장 변경시 lithography에 있어서는 노광 장비의 광원, 광학 재료, mask 및 resist 재료 등 모든 면에서의 새로운 영역이 된다. 단파장화에 따른 광원의 power drop이 커서 광학, resist 및 mask 재료 측면에서 감도 및 투과도 향상을 위한 개발이 필요하다. 특히, 광학 재료는 기본적으로 투과도, 굴절률의 균일성, 복굴절 문제 해결책이 확보되어 있어야 한다.

(2) NA를 크게 하는 방법

lens의 해상도는 NA에 반비례하기 때문에 더 작은 해상도 확보를 위해 lens의 NA를 크게 하는 방향으로 기술이 발전되어 왔는데, chip size 증가와 더불어 field size 또한 커져야 하기 때문에 개발에 어려움이 있다. lens의 제조 비용은 field size의 세제곱 및 NA의 제곱에 거의 비례하므로 high NA, wide field lens의 가격은 기하급수적으로 증가하고 있다. 현재에는 NA가 0.8 이상이 되는 것도 개발되고 있으나, DOF가 NA의 제곱에 반비례하기 때문에 더 큰 NA를 갖는 lens를 개발하는 데 제한 조건이 되고 있다. 또한, NA가 커짐에 따라 수차를 보정하기가 어렵고 제작이 까다로워지기 때문에 NA가 큰 노광 장비에서는 단순히 기하 광학의 원리만으로 해결되지 않고 수차에 대한 분석 및 가공 정밀도 향상을 통한 해결이 필요하다.

(3) k1을 작게 하는 방법

앞에서 언급한 파장이나 NA는 노광 장비가




일반 조명의 경우
사입사 조명(OAI)의 경우
〈그림 3〉 일반 조명과 사입사 조명에서 회절 모양

결정되면 고정되는 상수인 반면에 Rayleigh 공식의 공정 상수 k_1 은 RET (Resolution Enhancement Technology)라고 불리는 해상도 향상 방법을 통해 low k_1 공정 개발을 진행하고 있다. 대표적으로는 OAI (Off-Axis Illumination)와 mask technology가 적용되고 있다. 일반적인 조명계는 완전히 coherent하지 않으므로 약간의 경사 입사가 섞여 있게 되는데, 이런 경우 해상도는 이상적인 경우와 달라질 수 있다. 간단히 k_1 을 도입하여 쓰고 있으나 이에 대한 보정으로 엄밀하게는 조명계의 수치가 들어가야 할 것이다.^[6] 1차광이 조금이라도 들어갈 수 있으면 최근 resist의 성능이 향상되면서 낮은 contrast에서도 pattern을 형성할 수 있게 됨에 따라, 점점 사입사광의 비중이 높은 쪽으로 lithography 방향이 변하고 있다〈그림 3〉.

mask에서 해상도를 높이는 기술로는 밀도가 높은 line/space 구조에서는 상호 인접한 pattern 사이에 간섭과 회절에 의하여 상이 형성되지 않

는다. alternating-type PSM (Phase Shift Mask)은 인접 pattern간 서로 위상을 반대로 해 줌으로써 회절된 상이 서로 소멸간섭을 하도록 함으로써 해상력을 높이는 방법이다〈그림 4〉. half-tone PSM은 일반 mask의 Cr 부분을 shifter 물질 (MoSiON, CrON, WSi, SiN 등)을 포하여 미량(5-10%)의 빛을 투과시키고 빛을 통과하는 부분의 위상차가 180도가 되도록 하여 intensity를 개선하여 해상도와 초점 심도를 향상시키는 원리이다. 이 방법은 alternating-type에 비하여 효과가 적은 반면 제작 공정이 비교적 간단하기 때문에 가장 먼저 실용화된 기술이기도 하다. 최근에 들어와서는 동일 파장에서 해상도를 좀 더 확장하기 위해서 20% 정도의 고투과율을 가지는 half-tone PSM 방법도 적용 실험 중에 있다.

3가지 관점에서 해상도 개선 방향을 살펴보면, 광원의 변경은 설비뿐 아니라 관련된 주변 재료의 변경을 필수로 한다. 특히 photon이 아닌 e-beam, X-ray로의 변경은 연계성 측면에서 아주 새로운 분야로의 이전으로 보다 많은 해결 과제를 갖고 있어 lithography 분야 전반에 걸친 변화가 된다. 반면 high NA 설비 및 낮은 k_1 구현을 위한 공정 개발은 비교적 용이하게 해상도 개선이 가능하여 다른 광원 변경 대비 이에 대한 연구 및 개발이 다양하게 진행되고 있다.



〈그림 4〉 PSM의 electric field와 intensity

2) CD Control

미세 pattern 형성시 최소 해상도뿐만 아니라 on-chip, in-wafer 및 wafer-to-wafer 간의 CD를 주어진 tolerance내에서 control을 필요로 한다. 반도체 공정은 control이 용이한 적은 수의 parameter를 갖고 안정된 공정 조건을 양산 관점에서 유지할 수 있어야 한다. CD를 fine control하기 위한 노광 장비 중 투영 광학을 사용하는 “stepper”와 “scanner”가 이러한 요구 사항을 잘 반영하여 개선된 형태를 갖추고 있다. 양산 관점의 in-wafer 및 wafer-to-wafer간 CD control은 재료 안정성과 chemical을 처리하는 설비에 의존하게 된다. 가장 근본적인 chip 내의 uniformity 관점에서 살펴보면 mask, 노광 장비, substrate의 3가지 control 측면에 의해 결정되어 진다. 첫째, mask에서 CD uniformity는 chip내 uniformity와 상관 관계를 갖게 되고 이를 MEF(Mask Error Factor)로 표시한다. MEF는 공정 난이도가 증가(k1이 감소)함에 따라 점점 커지고 있다.⁶⁾ mask 제작 측면에서는 CD uniformity를 줄이고 PSM 측면에서는 위상 및 투과도 개선을 위해 좋은 blank mask 선별, e-beam writing, Cr, quartz, phase shifter etch, cleaning 등의 공정 개선을 진행하고 있다. 둘째, 노광 장비에서는 optic 자체 quality 측면에서 illumination uniformity 및 lens aberration의 최소화를 진행하고 있으며, 특히 chip layout 특성상 영향성을 달리하는 개별 lens aberration 항목에 대한 control까지도 진행되고 있다. 셋째, resist를 포함한 substrate 측면에서는 KrF 세대 이후 DUV 영역에서는 고감도를 갖는 resist 적용으로 인해 투과도가 높은 resist를 적용하고 있으며, substrate 반사로 인한 notching과 bridge를 방지하고 CD uniformity를 높이기 위하여 anti-reflective layer를 적용하고 있다. chip내 CD control은 $chip\ uniformity = MEF \times mask\ uniformity$ 로 표시되는 MEF를 줄이기 위한 lithography 측면에서의 공정 능력 향상과 mask 자체의 CD uniformity를 줄이기 위한

mask 제작 능력 개선의 방향으로 진행되고 있다.

3) Overlay Accuracy

stepper 또는 scanner의 overlay는 주로 stage 정도, key 검출과 distortion 안정성에 의하여 결정된다. stage 정도는 stage 구동부의 움직임보다 interferometer의 측정에 의하여 더 영향을 받는다. laser 경로에 공기의 상태가 달라지면 파장이 달라지게 되어 거리를 잘못 읽게 된다. 현재 최고 성능의 stage는 5nm 이하의 구동 정밀도를 가지는데, 이동 거리가 200mm 정도가 되므로 정밀도는 0.02ppm 이상이 필요하다. 이 spec은 각각 공기 온도 0.05°C, 습도 4%, 압력 0.12torr 정도의 환경 변화에 의해서 야기된다. 실제로 가능한 환경 조절 정도와 비교할 때 stage 정도를 좌우하는 것은 환경 변화임을 알 수 있다. key 검출은 상대적으로 단순한 원리, 즉 빛을 scan하여 반사된 signal을 측정하여 key pattern의 edge를 감지하는 방법을 사용하고 있다. 단일 파장 방식은 유전체의 두께 변화에 의하여 반사된 신호의 크기가 심각하게 변하게 되어 상쇄 간섭이 일어나서 신호가 작아지는 경우에는 잘 측정하지 못하는 문제가 있다. 특히 CMP 등을 사용하였을 경우에는 유전체 두께 변화가 너무 커서 한 wafer내에서도 감지 못하는 영역과 감지할 수 있는 영역이 발생할 수 있다. 따라서, 광대역(broadband) 조명을 이용한 key 검출이 요하게 되었고 이에 따라 비교적 간단한 원리의 TV camera 형태로 개발되었다.

overlay error 유형은 stepper에서 field간 거리를 기준으로 중심 이동(x & y translation), 회전(rotation), 배율(x, y & 등방향 magnification), x & y skew 등이 있고, field내를 기준으로 볼 때에는 배율과 회전이 있을 수 있다. scanning system에서는 field내 항목에서 배율 x & y, 회전, skew가 있을 수 있다. overlay 정도는 system 의존 측면이 크고, 개발 방향은 정확한 위치 파악을 위한 기계적 개선, 온도, 습도 및 압력 환경 측면에서의 fine control 개발로 이어지고 있다. wafer 공정 측면에서는 해상

도를 높이기 위한 방향의 단파장화 및 high NA 도입으로 인해 부족한 DOF 문제 해결 측면에서의 평탄화를 위한 CMP와 같은 공정이 일반화되고 있어 정렬 mark 변화에도 상대적으로 둔감한 광대역 정렬 system의 baseline error를 개선하는 방향으로 개발이 진행되고 있다.

4) Throughput

미세 pattern의 고집적 device의 양산 체제를 갖추기 위해서는 높은 throughput이 반드시 필요하다. 이런 맥락에서 양산 체제는 대부분 투영 광학 기반의 optical lithography 방식이 사용되고 있다. 미세한 pattern 형성 측면에서는 optical 대비 e-beam 또는 0.7~2nm의 X-ray의 적용이 유리하나, 200mm wafer를 scanner로 노광시 optical은 1분 내외의 시간이 소요되는 반면 e-beam 적용시 10분 이상의 시간을 필요로 한다. overlay 측면에서도 optical의 경우 적은 stage 움직임을 통해 노광이 진행되는 반면 e-beam의 경우 노광시 소요 시간 만큼 stage를 움직이게 되고 이는 throughput뿐만 아니라 미세한 정확도를 얻기 어려운 면을 갖고 있다. 이로 인해 optical 기술을 통한 양산 방식이 경쟁적 우위를 차지하고 있다. optical 기술 측면에서 throughput을 개선하기 위한 지속적인 개발이 진행되고 있으며, hardware적으로는 high power의 광원 개발, scan system에서는 고속 scan stage 개발이 진행되고 있다. software적으로는 stage 이동시의 최적화된 control 방식, 정렬 system에서의 신호 분석 공정 단축 등을 통해 throughput 개선을 위한 개발이 진행되고 있다.

3. Lithography 기술 고찰

앞에서는 성숙된 optical lithography 공정 관련 현황과 양산시 중점 고려 사항들을 언급하였고, 여기서는 주로 post-ArF 및 NGL(차세대 노광 기술)에 대해서 고찰하고자 한다. 현재 반도체 양산 공정에 사용하고 있는 optical 기술은 파장이 248nm인 KrF excimer laser를 광원으로 하고 4x mask를 사용하는 축소 투영

방식의 기술이다. 최근 파장이 193nm인 ArF excimer laser를 광원으로 하는 양산용 scanner 장비가 도입되고 있는데, 현재 장비 측면에서는 CaF₂ 수급 부족으로 인하여 노광 장비가 제한적인 수로 제작되고, 공정 측면에서는 resist의 SEM shrinkage와 nitride etch시 etch 내성이 충분하지 못하여 생기는 부족한 margin이 주요 문제점으로 부각되고 있다. post-ArF lithography 기술로서는 F₂(157nm)와 다양한 NGL 기술들-EUV(13nm), EPL, IPL, PXL-이 학계와 반도체 업계에서 연구 개발 중에 있다.^[7] 이외에도 multi-column e-beam direct writing, AFM을 이용한 lithography, atomic interference를 이용한 lithography 기술 등 다른 여러 기술들도 연구되고 있으나 수년 내에 반도체 양산 기술로서 채택될 가능성 있는 기술 후보에서는 제외되는 것이 타당하다고 판단된다.^[8] 후보 기술을 간략하게 살펴보면 다음과 같다.

1) F₂(157nm)

노광원으로 F₂ excimer laser($\lambda=157\text{nm}$)를 사용하는 optical lithography 기술로서 현재 사용 중인 KrF 양산 기술과 큰 차이는 없다. 그러나, 기존의 lens와 photoresist 재질을 사용할 수 없어 CaF₂ lens 물질과 새로운 개념의 photoresist 물질을 사용해야만 하는 문제점이 있다. 그리고, 공기 중의 산소가 노광 파장의 빛을 흡수하기 때문에 질소 purge를 해 주어야 한다. ArF와 F₂의 가장 큰 문제점은 RET(OAI, PSM)를 사용한 high NA KrF 기술이 half pitch 110nm 이하까지 그 사용 영역을 확대하고 있어 기술 개발이 제대로 되더라도 0.5~1 세대 밖에 사용 못할 수도 있다. 그러나, 기존 optical 기술의 연장선 상에 있고 친숙한 공정으로 인해 기존의 optical lithography 장비 업체에서 적극적으로 개발하고 있다.

2) EUVL(13nm, Extreme UltraViolet Lithography)

노광 파장 13nm를 사용하는 축소 투영 방식의

lithography 기술로서 이 파장대에서는 투명한 lens 재질이 없어 투영 광학과 mask가 모두 반사를 이용하는 mirror type이다. mirror의 반사율을 높이기 위해서 사용하는 coating 재질로는 Mo/Si multi-layer를 사용하고, absorber로는 Au와 같은 물질을 사용한다. 파장만으로 생각하면 KrF 대비 1/10 이상의 해상도 향상을 기대할 수도 있겠으나 0.8NA를 사용하는 KrF와는 달리 0.3NA 이상의 광학 설계가 불가능하여 해상도 한계는 35-50nm 수준으로 생각된다. 노광원은 laser-produced plasma에서 발생하는 soft x-ray나 synchrotron을 사용하기도 한다. 기술적으로 가장 큰 문제는 양산성 있는 광원 개발과 mask 제작 기술이다. Mo/Si layer를 사용하여 얻을 수 있는 최대 반사율이 약 60% 정도이고 양산용으로 검토되고 있는 EUV 투영 광학이 6 mirror를 사용하므로 source power가 상당히 크지 않으면 throughput이 떨어지게 된다. 그리고, 노광에 사용되는 파장으로 mask를 검사해야 하는데 값싼 EUV 광원이 개발되지 않으면 검사 비용이 너무 커져 mask 비용이 양산성 있는 수준에서 결정될 수 없게 된다. 그렇지만, DRAM, MPU, ASIC 등 범용 device 제작 공정용으로 NGL 기술로서는 가장 긍정적으로 검토되고 있는 기술이다.

3) EPL (Electron-beam Projection Lithography)

100keV의 e-beam을 사용하며 4x mask를 사용하는 EPL은 Lucent Technology 특허인 SCALPEL 방식과 IBM 특허인 PREVAIL 방식이 연구 개발되어 오다 최근에 양산용 상업화에 문제가 있다는 이유로 장비 업체들이 SCALPEL 방식 개발을 중단하였고, 현재 PREVAIL 방식만이 Nikon과 IBM이 공동 개발하고 있다. SCALPEL 방식을 설명하자면, 기존의 e-beam direct writing 방식이나 cell projection 방식과는 달리 기존의 KrF lithography처럼 수십 mm field를 한 번에 노광하는 step-and-scan 방식을 사용한다. 다만, aberration

까지 control된 e-beam은 1x 기준으로 1mm 정도 밖에 만들 수 없으므로 1x 기준 1~2mm 정도의 square e-beam을 deflector를 사용하여 scanning하여 effective e-beam을 수십 mm로 만드는 방법을 사용한다. EPL mask로는 stencil-type과 SiN membrane에 W scatterer layer로서 구성된 scatterer-type mask가 사용된다. stencil type의 경우, doughnut pattern을 위해서는 complementary mask가 반드시 필요하나 contact hole pattern은 하나의 mask로도 가능하다. 그리고, e-beam은 ArF, F₂, EUV보다는 두꺼운 resist 사용이 가능하여 contact hole pattern용으로는 상대적으로 장점이 있어 보인다. 또한, 어차피 1~2mm의 작은 e-beam을 scanning하여 large effective field를 만드는 방식이므로 다양한 library pattern들을 조합하여 device를 구성하는 logic device의 경우, 기존의 optical lithography 방식은 모든 device에 대하여 각각의 mask를 제작해야 하나 EPL은 표준 library로 구성된 mask에서 적당히 조합하여 device를 만들 수 있으므로 상대적으로 mask cost를 줄일 수 있고 throughput 저하도 거의 없으므로 logic device에는 장점이 될 수 있다.

4) IPL (Ion-beam Projection Lithography)

수십 keV의 He ion을 노광원으로 사용한다. large area ion beam을 사용하여 기존의 optical stepper처럼 수십 mm field를 한번에 노광할 수 있고, 4x 투영 optics를 사용한다. Si membrane에 노광하려는 pattern의 aperture가 형성된 4x stencil mask를 사용하므로 doughnut pattern을 구현하기 위해서는 complementary mask를 사용하여야 한다. 즉, layout을 둘로 분리하여 A mask+B mask 방식을 사용해야 한다. Si membrane을 ion-beam absorber로 사용하여도 patterning하는 데는 문제가 없으나 Si이 쉽게 변형되므로 carbon층을 deposition하여 absorber로 사용한다.

5) PXL (Proximity X-ray Lithography)

파장이 1nm인 x-ray를 노광원으로 사용하며 4x 투영이 아닌 1x 근접(proximity) 방식을 사용한다. 따라서, 4x mask를 사용하는 기존 KrF, ArF나 다른 NGL 기술보다 mask 제작이 이 기술의 양산 적용을 어렵게 한다. 그리고, 노광원으로 synchrotron source를 사용해야 하는데 하나의 synchrotron에 여러 대의 노광장비를 연결하여 사용할 경우 synchrotron source가 비용 측면에서 큰 문제가 되지는 않지만, 초기 연구 개발을 할 때에는 기존의 다른 용도로 제작된 synchrotron source에 연결해서 사용해야 하는 문제점이 있다. 그렇지만, MEMS 등에 사용되는 LIGA 공정 등의 분야에서는 vertical thick PR profile이 필요로 하므로 PXL이 현재도 기본 노광 기술로 사용되고 있다. 이러한 분야는 F₂나 EUV가 적용될 수 없는 분야이므로 PXL은 여전히 계속 개발되고 사용될 것으로 보인다. 하지만, 1x mask 제작의 어려움으로 인해 DRAM, MPU, ASIC과 같은 주요 제품에는 적용될 가능성이 적고 기술적인 momentum도 잃은 상황이다.

4. 향후 Lithography 기술 Trend와 방향

지금까지도 KrF가 주요 lithography 기술로서 지속적으로 확장되면서 사용되고 있고 계승 기술인 ArF가 장비와 공정상의 문제점을 완전히 해결하지 못하고 아직 양산 단계에 적극적으로 도입되지 않은 점에서 향후 lithography trend와 방향을 논의하는 것은 다분히 위험성과 불확실성을 내포하고 있다. post-ArF lithography 기술로서 많은 NGL 후보 기술들이 연구 개발되어 왔다. 이러한 기술들은 막대한 투자비와 기술적인 위험 부담으로 인해 여러 장비 회사와 chip 제조 업체들이 consortium을 결성하여 개발하고 있으나, 그 중에서 기술적인 momentum을 가지고 실제 양산 기술로서 90~32nm 기술 node에서 적극적으로 검토되고 있는 후보 기술로는 F₂, EUVL, EPL(PREVAİL)이 있다.

반도체 업계의 대부분이 동의하는 향후 litho-

graphy 기술 trend는 지금까지 정밀 광학과 scanning stage를 이용하여 검증받은 기존의 광학 투영 lithography 방식을 연장해나가는 방식, 즉 g-line(436nm) → i-line(365nm) → KrF(248nm) → ArF(193nm) → F₂(157nm) → EUV(13nm) 순으로 파장을 줄여가며 양산 기술에 적용하고자 하는 “optical forever scenario”를 채택할 것으로 전망한다. 다만, F₂는 양산 기술로 채택되더라도 1세대를 적용하기 힘들 것으로 예상되고 기술 node roadmap상에 ArF 확장 기술과 EUV 기술 적용 node 경계에 위치하고 있어서 기술 성숙도 미비에 따른 도입 timing이 지연되는 경우에는 chip 제조업체들이 이 기술을 skip할 위험성도 어느 정도 내포되어 있다. PXL의 경우는 주류에서는 벗어나 있지만 LIGA 공정을 사용하는 MEMS 공정 등 특별한 응용 용도로 사용되기 위하여 계속 개발될 것으로 보이며, Nikon과 IBM이 공동 개발 중인 EPL 기술인 PREVAİL 방식도 F₂와 EUV 기술 개발이 예상보다 더딜 경우 이를 대체할 기술로서 계속 검토될 것이고, contact hole pattern을 하거나 ASIC이나 SOC(System-On-Chip) 제품 생산 등을 위해 일부 업체에 의해 채택될 가능성도 있다고 본다.

III. 결 론

고집적, 대용량, 고성능 device의 양산은 lithography 기술과 함께 발전해 왔다. 많은 후보 기술들이 있었지만 주요 기술로 채택되는 배경에는 해상도 확장성, 공정의 난이도 및 친숙성(CD control, overlay accuracy), CoO(large field size, throughput) 등의 측면에서의 현실적인 판단이 기초가 되었고, 그 외에 얼마나 많은 critical mass에 의하여 얼마큼 강한 momentum을 가지고 기술적인 접근을 하느냐가 중요 인자로 작용되었다고 판단된다. 결론적으로 공정과 생산성 측면에서 투영 광학을 기반으로 하는

optical lithography 방식이 경쟁적 우위를 지켜 왔으며, 이러한 관점에서 기술적 연계성을 이어 가는 i-line에 이어 KrF가 전성 시대에 있다. 향후에도 나뉠대로의 기술적 문제점을 안고 있지만, ArF, F₂로 이어지는 optical lithography 및 NGL 기술에서도 optical lithography와 유사한 방식을 사용하는 EUVL 기술이 device roadmap을 주도하는 주류로 개발되리라고 전망한다.

참 고 문 헌

- [1] Hong H. Lee, "Fundamentals of Microelectronics Processing", McGraw-Hill, 1990
- [2] J.D. Plummer, M.D. Deal, P.B. Griffin, "Silicon VLSI Technology", Prentice Hall, 2000
- [3] "Lithography 공정 기술", 삼성전자 반도체 Memory 사업부, 2000
- [4] C.A. Mack, "Inside Prolith, a Comprehensive Guide to Optical Lithography Simulation", Finle Technologies, Austin TX, 1997
- [5] J.R. Sheats, B.W. Smith, "Microlithography Science and Technology", Marcel Dekker, Inc., 1998
- [6] I.S. Kim, J.H. Lee, J.L. Nam, H.K. Cho, J.T. Moon, "130nm device patterning using KrF lithography", ASML's 3rd DUV Technical Symposium, 1999
- [7] International SEMATECH, "4th NGL Workshop Building Consensus", 2000
- [8] European Commission, "Technology Roadmap for Nanoelectronics", European Communities, 2001

저 자 소 개



趙 漢 九

1958년 9월 5일생, 1982년 2월 서울대학교 공과대학 전자공학과 학사, 1984년 2월 서울대학교 공과대학 전자공학과 석사, 1995년 5월 Ph. D. in ECE, University of Arizona, 1995년 7월~

1997년 7월 : 삼성전자 반도체 연구소 Photomask팀 근무(선임 연구원→1996년 9월 수석 연구원), 1997년 8월~1998년 7월 : 반도체 연구소 공정개발팀 근무 e-beam lithography Project Leader, 1998년 8월~현재 : 반도체 연구소 공정개발팀 근무 Photo II Project Leader(optical lithography/NGL), <주관심 분야 : optical lithography(KrF 확장 기술, ArF 및 F₂) 및 NGL(차세대 lithography : EPL, EUV) 연구>