

네트워크 프로세서의 응용과 표준화 동향

김 봉 완, 이 형 호

한국전자통신연구원 네트워크연구소 라우터기술연구부

I. 서 론

인터넷 트래픽의 폭발적 증가에 의해, 네트워크 장비의 고속화가 진행되고 있다. 이러한 고속화와 더불어 사용자들의 고품질 서비스 요구에 부응하기 위해서는, 고속이면서도 유연한 패킷 처리가 가능해야 한다. 단순히 속도만이 중요하다면 전용 ASIC을 사용한 구현이 가장 효과적이다. 하지만 이 경우 유연성(flexibility)이 떨어져서 스케줄링 방식을 바꾼다든지 등의 새로운 QoS의 요구에 대처하기가 힘들다. 반면에 일반 프로세서를 통해 구현한다면, 유연하고 다양한 처리가 가능하나 속도의 한계를 갖는다.

이러한 단점들을 극복하는 새로운 대안이 네트워크 프로세서이다. 네트워크 프로세서는 하나의 범주에 넣기에는 너무 다양한 형태를 갖지만, 몇 가지 특징을 요약하면 다음과 같다^{[1][2][3]}. 첫째, 네트워크 프로토콜 처리에 적합한 축소된 명령어를 처리하는 마이크로 코어가 있다. 통상 RISC 코어를 사용하지만, 컴팩트한 명령어 세트로 고속처리가 가능하다. 또한 병렬처리를 위해 4개 이상의 코어를 집적하는 추세이다. 둘째, 네트워크 데이터 처리에 적합한 입출력 구조를 갖는다. 물리층 디바이스와 직접 연결이 되거나, 네트워크 칩 벤더들이 사용하는 버스 구조의 입출력 인터페이스를 장착함으로써, 네트워크 데이터가 바로 네트워크 프로세서에서 처리되어 진행될 수 있다. 셋째로 넓은 대역폭을 갖는 내부 메모리를 들 수 있다. 네트워크 데이터의 처리에는 IP 룩업, QoS를 위한 정책 선택 등을 위해 빈번한 메

모리 참조가 필요하다. 만일 7계층 룩업까지를 고려한다면, 물리적 네트워크 대역폭의 32배의 메모리 대역폭이 필요하다는 분석 결과도 있다^[4].


본 논문에서는 이러한 네트워크 프로세서가 실제로 어떻게 활용되고 있나를 살펴보고, 이러한 활용을 위해 제공되는 개발 환경에 대해 논의한다. 그리고 최근 네트워크 프로세서와 관련하여 NPF(Network Processing Forum)와 OIF(Optical Internetworking Forum)에서 논의 중인 표준화 진행 방향에 대하여 고찰하고자 한다.

본 논문의 2장에서는 네트워크 프로세서를 사용한 사례를 기술하고, 3장에서는 네트워크 프로세서의 개발 환경을 살펴본다. 4장에서는 현재까지 네트워크 프로세서와 관련된 표준화 동향에 관해 기술하고, 5장에서 결론을 맺는다.


II. 네트워크 프로세서 응용 모델

〈그림 1〉은 인터넷 서비스 구성의 한 예를 보여주고 있다^[5]. 그림에서 보듯이, 인터넷에는 다양한 종류의 서비스가 존재한다. 기간망 사이에는 고속의 코어 라우터를 통해 고속의 데이터 전송이 이루어지며, 가입 기관과 기간망 사이를 연결하는 액세스 라우터에서는 보안(security)을 위한 VPN(Virtual Private Network) 서비스 등이 필요하다. 또한 방화벽(firewall)에 대한 수요도 날로 증가하고 있다.

네트워크 프로세서는 이러한 서비스를 제공하는 요소요소의 네트워크 장비에서 핵심적인 역할



〈그림 1〉 인터넷 서비스 구성도



〈그림 2〉 네트워크 프로세서에 요구되는 기능들

을 수행한다. 〈그림 2〉에서는 네트워크 장비에서 요구되는 네트워크 프로세서의 기능들을 나타내고 있다. 네트워크 프로세서의 응용 모델을 네트워크 장비내에서의 역할을 중심으로 세 가지로 분류하여 예를 든다.

1. 웹 서버, 방화벽 등 네트워크 관문 (gateway)으로 활용하는 예

개인이나 SOHO 사업자, 혹은 중소기업의 기업에서 웹 서버나 방화벽 구축에 네트워크 프로

세서를 활용할 수 있다. 단순한 정적 자료에 대한 웹 서버인 경우라면 PC 한 대로 구축이 가능하다. 하지만 정보의 양이 많아지고, 동적 자료 비중이 점차 증가하고 있는 상황에서, 많은 사용자를 동시에 수용하기에는 일반 PC로는 어렵다. 이 때 네트워크 프로세서를 사용한 web switch를 통해 layer 2/3 포워딩으로, 몇 대의 PC에 로드를 분산하여 처리할 수 있다. 또한 layer 7의 룩업(lookup)을 통해 물리계층을 통해 전달되어온 패킷을 네트워크 프로세서에서 바로 처리

를 할 수도 있다. 이러한 방식으로, PC의 주 프로세서가 PCI 등을 통해 여러 단계를 거쳐서 비효율적으로 패킷 처리를 하는 대신, 네트워크 프로세서를 통해 보다 낮은 단계에서 효율적으로 패킷 처리가 가능하다.

같은 방식으로 효과적으로 방화벽 설치가 가능하다. 네트워크 프로세서를 사용하여 물리계층을 통해 입력 받은 패킷을 layer 2/3 단계에서 IP 필터링을 구현할 수 있다. 따라서 라인 속도로 필터링을 비롯한 보안 옵션 설치가 가능해진다. 이러한 방식으로, 네트워크 프로세서를 활용하면 효과적인 방화벽 구축이 가능해진다.

2. 역세스 라우터에 적용 - 다기능 서비스를 제공하는 경우

역세스 라우터는 하나 내지는 다수의 서브넷으로 구성된 기관과, 외부망 사이를 연결해주는 역할을 수행한다. 기관 내부는 외부로부터의 네트워크 침입자에 대해 안전하지만, 기관 외부에서는 네트워크 침입자에 의해 정보 유출이 이루어질 수 있다. 따라서 타 기관과의 보안이 지켜질 수 있는 통신을 하기 위해서는 두 기관의 역세스 라우터 간에 암호화 된 방식으로 패킷을 주고 받는 것이 가장 좋은 방법이다. 이를 실현하는 방법 중 최근 가장 주목받는 방식 중의 하나가 VPN (Virtual Private Network)이다. VPN은 일반 사용자들은 아무런 변화없이, 단지 역세스 라우터간에 암호화된 패킷을 주고 받음으로써, 효과적으로 보안이 적용된 정보교환이 가능케 하는 방식이다. 이러한 VPN 구현에 있어서도, 네트워크 프로세서가 중요한 역할을 담당한다. VPN에서는 각 패킷 단위로 암호화하는 작업이 필요하다. 저속망에서는 일반적인 프로세서를 통해서도 이의 구현이 가능하지만, 고속망에서는 네트워크 프로세서를 통해서만이 이의 구현이 가능하다. 특히 최근에는 광의의 네트워크 프로세서라 할 수 있는 암호화 전용 network co-processor들이 Hifn (<http://www.hifn.com>), Broadcom (<http://www.broadcom.com>) 등에서 발표되고 있으며, OC-48(2.5Gbps)의 고속의 라인속

도까지를 지원하고 있다.

역세스 라우터를 통해 QoS(Quality of Service) 보장을 위해서는 네트워크 프로세서가 필수적이다. 역세스 라우터가 코아 백본 라우터에 비해서는 비교적 저속의 라인접속을 갖지만, QoS를 위해 필요한 계산량을 범용 프로세서로 해결하기는 어렵다. IntServ와 같은 엄밀한 QoS 보장을 위해서는 역세스 라우터를 지나가는 패킷들을 동일한 소스 IP 및 목적지 IP를 갖는 흐름들 별로 묶어서 관리하는 작업이 필요하다. 또한 이러한 흐름들간의 우선순위를 검사하고 공정한 대역폭을 할당해야 하는데, 이는 한 패킷이 도착할 때 마다 계산을 하여 출력할 패킷들의 순서를 정하는 패킷 스케줄링을 실시해야 함을 의미한다. 이러한 계산량을 감당하고, 특히 패킷 단위의 신속한 스케줄링을 위해서 네트워크 프로세서가 필요로 한다. DiffServ와 같은 낮은 수준의 QoS 보장에서도, 신속한 스케줄링을 위해서는 역시 네트워크 프로세서의 역할이 중요하다. 이 밖에도 역세스 라우터에서도 여전히 보안을 위한 방화벽을 설치할 수 있다. 이렇듯 역세스 라우터에서 다양한 서비스를 동시에 제공해주기 위해서는 네트워크 프로세서가 필수적이다.

3. 코아 라우터에 적용 - 고속 라인 접속을 위한 패킷 포워딩을 수행하는 경우

코아 백본 라우터는 기간망을 연결하는 인터넷 구성의 중추적 역할을 담당하는 네트워크 장비이다. 현재 이러한 코아 라우터의 라인속도는 OC-48(2.5Gbps)을 넘어서 OC-192(10Gbps) 제품들이 출시되어 있다. 이러한 라인속도 하에서 지체없이 패킷을 전달하기 위해서는 고속의 패킷 포워딩 기능이 필요하다. 이러한 기능을 전용 ASIC을 통해 구현할 수도 있다. 하지만 코아 라우터라 할 지라도 DiffServ와 같은 낮은 수준의 QoS를 요구하는 추세이며, 이러한 부가 서비스에 대한 요구는 점점 증가하고 있다. 실제로 IBM, Agere Systems(Lucent에서 분사), Vitesse 등의 회사에서는 OC-48(2.5Gbps)의 라인속도를 제공하는 네트워크 프로세서가 출시

되어 있으며, 내년 중에는 OC-192(10Gbps)을 제공하는 네트워크 프로세서가 발표될 예정이다. 이러한 네트워크 프로세서를 코아 라우터에 사용함으로써, 코아 라우터도 보다 유연한 기능을 갖는 성능을 보이게 된다.

Ⅲ. 네트워크 프로세서의 개발 환경

일반적인 범용 프로세서에 비해 네트워크 프로세서에서의 프로그래밍 개발은 더욱 어렵다. 이는 그 구조에 기인하는 바가 크다. 일반적으로 네트워크 프로세서는 복수 개의 마이크로 코어를 갖고 있다. 따라서 프로그래머는 이 둘 각각에서 수행할 프로그램을 개별적으로 작성해야 한다. 특히 한 패킷이 파이프라인 방식으로 흘러가면서, 각기 다른 구조와 기능을 갖는 마이크로 코어를 갖는 구조의 네트워크 프로세서인 경우는, 프로그래밍이 더욱 복잡해진다. 또한 네트워크 프로세서를 만드는 회사마다 각기 독자적인 하드웨어 구조를 갖고 있으며, 이러한 네트워크 프로세서들간의 프로그램 이식성은 범용 프로세서들간에 보다 낮다. 이러한 문제를 해결하기 위해 네트워크 프로세서에서의 프로그래밍 환경의 표준화 작업이 활발하다. 대표적으로 다음 장에서 기술되는 NP 포럼에서의 소프트웨어 분과에서는 이러한 표준화 작업이 진행 중이다. 이와 함께 Teja (<http://www.teja.com>)와 같은 회사들에서는 NPOS(Network Processing Operating System)을 통해 네트워크 프로세서를 위한 소프트웨어 플랫폼을 개발하고 있다. 이러한 플랫폼에서는 네트워크 프로세서에 최적화된 C, C++, assembly 언어의 컴파일러가 제공된다.

현재 네트워크 프로세서를 제공하는 업체들은 evaluation platform을 함께 제공하고 있는 추세이다. 이러한 플랫폼에서는 네트워크 프로세서를 포함한 하드웨어 시스템의 구성과, 이러한 구성에서 기본적으로 동작할 수 있는 소프트웨어 패키지 및 컴파일러가 포함된다.

Ⅳ. 네트워크 프로세서 관련 표준화 동향

네트워크 프로세서의 기술을 발전시키기 위해서는, 관련 회사들간의 기술 교류가 중요하다. 이러한 목적을 수행하는 대표적인 표준화 기관으로 NPF(Network Processing Forum)와 OIF(Optical Internetworking Forum)를 들 수 있다.


1. NPF(Network Processing Forum)의 CSIX & CPIX

현재 여러 업체에서 네트워크 프로세서를 개발 중이지만, 자사의 칩셋끼리만 연결이 가능하고, 서로 다른 회사의 칩셋간에서 서로 간의 인터페이스가 달라 구성이 불가능한 경우가 많다. 이러한 문제를 해결하기 위해서 각 칩간의 표준 인터페이스를 정의하여 특정 칩만을 전문적으로 개발하는 전기를 마련하고 있다. 이러한 역할을 수행하는 대표적인 기관으로서 NPF(Network Processing Forum)가 있다⁶⁾. NP 포럼은 Common Switch Interface Consortium(CSIX)과 Common Programming Interface Forum(CPIX), 두 기관이 합쳐져서 2001년 2월 19일 출범하였다. 2001년 8월 23일 현재 76개사가 참여하고 있으며, 참여사로는 Intel, IBM, NEC, Vitesse, Agere Systems, Avici, IDT, PMC-Sierra, Power X Networks, Sony, Xilinx, ZettaCom 등이 망라되어 있다.

현재 NP 포럼은 크게 네 개의 분과(Working Group)를 두고 있다. CSIX 활동을 이어받은 하드웨어 분과(Hardware Working Group), CPIX를 이어받은 소프트웨어 분과(Software Working Group), 그리고 벤치마킹 분과(Benchmarking Working Group) 및 기술교육 마케팅 분과(Technical Education and Marketing Working Group)를 두고 있다. 본 논문에서는 앞으로 네트워크 프로세서의 구조와 밀접한 관계가 있는 하드웨어 분과의 활동을 중심으로 살펴본다.

NP 포럼의 하드웨어 분과에서는 소분과(task group)로, 스트리밍 인터페이스(streaming interface), 룩어사이드(look-aside), CSIX-L2 등의 소분과를 두고 있다. 스트리밍 인터페이스 소분과에서는 물리계층과 연결되는 프레임어(framer)와의 접속, 네트워크 프로세서간의 접속, 그리고 네트워크 프로세서와 스위치 장치간의 접속에 대한 표준화안을 도출하고 있다. 룩어사이드 소분과에서는 패킷 데이터의 흐름상 경로에 있지 않은 보조 프로세서(co-processor)와의 접속, 그리고 메모리 칩들과의 접속 표준을 정하고 있다. 2001년 4분기에 룩어사이드 스펙을 발표할 예정이며, 2002년 1월에 스트리밍 스펙 발표가 예정되어 있다.


NP 포럼 하드웨어 분과의 전신인 CSIX에서는 2000년 8월에, 스위치 칩과 네트워크 프로세서 사이의 인터페이스 표준을 규정하는 CSIX-L1(CSIX Layer 1) 버전 1.0표준안을 제정 발표하였고^[7], 현재 스위치 관련 많은 업체들이 이 표준에 맞는 스위치를 개발하고 있다. CSIX에서 말하는 layer는 <그림 3>과 같다. Traffic Manager(TM)에서는 네트워크 트래픽의 관리, 즉 패킷 전달 및 큐잉, 스케줄링 작업이 이루어진




<그림 3> CSIX 인터페이스의 위치

다. 보통 네트워크 프로세서가 이러한 TM의 역할을 수행한다. CSIX-L1은 이러한 TM과 스위치 장치 사이의 인터페이스 표준안이다<그림 4>. 현재 많은 네트워크 프로세서가 CSIX-L1 인터페이스를 채용하였거나, 채용할 예정이다. <그림 5>는 이러한 CSIX-L1 인터페이스가 실제 라우터에서 응용되는 예를 보여주고 있다. CSIX-L2는 TM간의 흐름제어 등에 관한 규약으로, 현재 NP 포럼의 CSIX-L2 소분과에서 표준화가 진행중이다.


CSIX-L1 표준안에서는 32~128bits의 라인을 통해 100 Mhz~250 Mhz의 클럭으로 최대 32Gbps의 속도로 라인카드와 스위치 장치를 연결한다. 예를 들어, OC-48(2.5Gbps)의 속도를 제공하기 위해서는 32 bit 100 Mhz로, OC-192(10Gbps)로 연결하기 위해서는 64 bit 200 Mhz



<그림 4> CSIX-L1 인터페이스의 구조



<그림 5> CSIX 표준 인터페이스를 사용한 라우터 구조



<그림 6> CPIX 구조

혹은 128bit 100Mhz의 조합으로 구현 가능하다. 현재로서는 OC-48(2.5Gbps)에 최적화가 되어있는데, 향후 10Gbps에 알맞게 핀수를 줄이는 논의가 NP 포럼에서 진행중이다.

또한 중요한 표준 논의로 CPIX가 있는데, 현재 NP 포럼의 소프트웨어 분과로 편입되어 있다. 여기서는 네트워크 프로세서와 수 많은 응용 소프트웨어간의 통일적인 소프트웨어 인터페이스에 대한 표준화 작업을 진행중이다. <그림 6>에서 보듯이, CPIX API를 통해 통일적인 방식으로 네트워크 프로세서와 관련된 소자들과의 정보 교환이 가능하게 하는 것을 목표로 하고 있다.

2. OIF(Optical Internetworking Forum)의 SPI-3 & SPI-4

OIF에서는 광 네트워크 기술을 사용하여, 네트워크 프로세서와 같은 라우팅 혹은 스위칭 제품과 서비스의 상호연동(interoperable) 방안을 논의하고 있다. 현재 전기적 인터페이스 규약으로 OC-48(2.5Gbps) 패키지 인터페이스를 제공하는 SPI-3와 OC-192(10Gbps) 인터페이스의 SPI-4가 제정되어 있다^[8].

SPI-4인 경우, 라인당 622Mbit/sec의 속도로 LVDS(Low Voltage Differential Signal, IEEE 1596.3) 입출력 신호방식을 통해 16비트로 전송한다. 따라서 CSIX-L1에 비해 구현시 칩의 입출력 핀 수에 대한 부담이 적다. 이러한 이유로 현재 NP 포럼의 스트리밍 소분과에서도 10Gbps를 위한 차기 표준으로 SPI-4와 유사한 방식을 고려 중에 있다.

V. 결 론

지금까지 네트워크 프로세서의 응용과 표준화 동향을 살펴 보았다. 네트워크 프로세서는 인터넷 서비스의 중추를 맡고 있는 코어 라우터, 액세스 라우터를 비롯하여, 조그만 사무실의 네트워크 구축에도 효과적으로 사용될 수 있다. 네트워

크 프로세서의 고성능이면서도 유연성을 갖는 구조는, 보다 고속화 되고 다기능을 요구하는 네트워크 사용자들의 요구에 적절히 대응할 수 있다.

네트워크 프로세서의 표준화 작업은 NP 포럼에서 가장 활발히 진행되고 있다. 하드웨어의 표준을 정하던 CSIX와 프로그래밍 환경의 표준을 정하던 CPIX가 합쳐져서 만들어진 NP 포럼에는, 현재 70여개 네트워크 프로세서 관련 회사가 참여하고 있다. 작년 8월 CSIX-L1이 발표되어 스위치와 트래픽 매니저 사이의 하드웨어적인 규약이 정해졌고, 현재는 하드웨어 스트리밍, CSIX-L2, look-aside에 대한 표준화 작업이 진행중이다. 이와 더불어 CPIX를 계승한 소프트웨어 분과에서는 표준적인 프로그래밍 환경을 정하는 작업이 진행중이다.

참 고 문 헌

- [1] 이형호, 김봉완, 안병준, "테라비트 라우터 기술", *Telecommunications Review*, 제 11권 2호, pp. 237-247, 2001년 4월.
- [2] 전종암, 변성혁, 안병준, 이형호, "테라비트 라우터 기술 동향", *전자공학회지*, 제28권 9호, pp 50-59, 2001년 9월.
- [3] Linley Gwennap and Bob Wheeler, *A Guide to Network Processors*, 1st Edition, MiroDesign Resources, 2000.
- [4] http://www.ezchip.com/html/tech_7layers.html
- [5] Tim Word, "Emerging Network Processor Solutions", *Network Processing Summit, NetworkWorld+Interop*, Atlanta, Sep. 2001.
- [6] <http://www.npforum.org>
- [7] "CSIX-L1: Common Switch Interface Specification-L1", <http://www.csix.org/csix1.pdf>, Aug. 2000.
- [8] <http://www.oiforum.com/public/technical.html>

저자 소개



金奉完

1992년 2월 한양대학교 전자공학과 (공학사), 1994년 2월 한국과학기술원 전기 및 전자공학과 (공학석사), 2000년 8월 한국과학기술원 전자전산학과 (공학박사), 2000년 10월~현재: 한국 전자통신연구원 라우터기술연구부 선임연구원, <주관심 분야: 네트워크 프로세서, 연결망 구조, 인터넷 QoS, 고속 라우터>



李榮豪

1977년 2월 서울대학교 공업교육과 전자전공(공학사), 1979년 2월 한국과학기술원 전기 및 전자공학과 (공학석사), 1983년 8월 한국과학기술원 전기 및 전자공학과 (공학박사), 1984년 12월~1986년 11월: 미국 AT&T Bell 연구소 방문 연구원, 1996년 9월~1998년 8월: 충남대학교 공과대학 전자공학과 겸임교수, 1995년 1월~1998년 12월: 대한전자공학회 회지편집위원장, 1996년 1월~1998년 12월: 대한전자공학회 전자교환연구회 전문위원장, 1996년 1월~1999년 12월: IEEE ComSoc APB MDC의장, 1998년 1월~현재: 대한전자공학회이사, 상임이사, 1998년 5월~현재: 통신위원회 전문위원, 1999년 1월~현재: 한국통신학회 교환 및 라우팅 연구회 위원장, 2000년 5월~현재: 한국 이더넷 포럼 의장, 1983년 8월~현재: 한국전자통신연구원 네트워크연구소 라우터기술연구부부장, 책임연구원, <주관심분야: BISDN망, ATM교환, 고속LAN 및 라우터 기술, 인터넷, 신호처리, 패킷통신, 무선ATM, IMT2000, 지능망>