KSCI Review (한국컴퓨터정보학회지)
- Volume 8 Issue 2
- /
- Pages.24-32
- /
- 2001
- /
- 1598-8481(pISSN)
- /
- 2383-997X(eISSN)
Simulation of pipelined SIC using a VHDL
VHDL을 이용한 파이프라인 SIC의 시뮬레이션
Abstract
본 연구에서는 VHDL을 이용하여 16-비트의 파이프라인 SIC를 함수적 레벨에서 기술하여 구현하고. 그 프로세서의 동작을 확인하였다. 구현된 파이프라인 SIC를 시뮬레이션할 때 그 프로세서 내에서 실행되는 테스트 벡터를 기호로 표시된 명령어로 먼저 설정하여 규정하고, 구현된 명령어 세트를 프로그래밍하여 입력하였다. 따라서 본 연구에서 제시된 테스트 벡터를 이용한 시뮬에이션 방법은 프로세서의 동작을 쉽게 확인할 수 있었으며, 정확한 시뮬레이션을 할 수 있었고, VHDL을 이용하므로써 구현시 프로세서의 동작을 문서화하는 것이 간편하였다.
Keywords