전자공학회논문지SC (Journal of the Institute of Electronics Engineers of Korea SC)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

1.8-GHz 주파수 합성기용 가상 2단 링 CMOS VCO의 설계 및 분석

A design and analysis of Pseudo 2-stage ring CMOS VCO for 1.8-GHz Frequency Synthesizer

  • 이순섭 (고려대학교 전자공학과, ASIC 설계 연구실) ;
  • 김세엽 (주 인티그런트 테크놀로지즈) ;
  • 남기현 (고려대학교 전자공학과, ASIC 설계 연구실) ;
  • 조경선 (고려대학교 전자공학과, ASIC 설계 연구실) ;
  • 갈창룡 (고려대학교 전자공학과, ASIC 설계 연구실) ;
  • 김수원 (고려대학교 전자공학과, ASIC 설계 연구실)
  • Lee, Soon-Seob (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Kim, Se-Yeob (Integrant Technologies Inc.) ;
  • Nam, Kee-Hyun (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Cho, Kyoung-Sun (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Gal, Chang-Lyung (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Kim, Soo-Won (ASIC Design Lab., Electronic Engineering, Korea University)
  • 발행 : 2001.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서 고속 가상 2단 링VCO를 내장한 1.8 GHz 주파수 합성기를 0.6m CMOS 기술을 이용하여 구현하였다. 고속 동작을 위한 링 발진기의 발진 조건을 제시하고, 출력 부하를 줄인 가상 2단 링 형태의 발진기를 제안하여 최고 1.87 GHz의 발진을 확인하였다. 이는 기존의 4단 링 VOC에 비해 21.3%의 속도가 향상된 것이다. 제안된 VCO와 함께 집적된 주파수 합성기는 위상 고정시 24ps 지터가 측정되어 고속 주파수 합성기나 고속 클럭 발진기 등에 응용이 가능함을 입증하였다.

This paper presents a 1.8 GHz CMOS frequency synthesizer with high-speed on-chip pseudo 2-stage ring VCO. We introduce and analysis the conditions in which the ring VCO can oscillate. For high speed operation, we propose the pseudo 2-stage ring VCO that eliminates dummy loads. It can operate up to 1.87 GHz with 0.6 m CMOS process, which shows 21.3% improvement aginst the conventional 4-stage ring VCO in the aspect of the speed. When the frequency synthsizer with the psedo 2-stage ring VCO is locked at 1.85GHz, the jitter measured to 24 psec. The proposed VCO and the frequency synthesizer are directly applicable to high speed clocky synhtesizers.

키워드

참고문헌

  1. P. R Gray and R. G. Meyer, 'Future Directions in Silicon ICs for RF Personal Communications', in Proc, IEEE Custom Integrated Circuits Conf., 1995, pp. 83-90 https://doi.org/10.1109/CICC.1995.518142
  2. A. Abidi 'Low Power Radio-Frequency Ics for Portable Communications', in Proceedings of the IEEE, vol. 83, pp 544-569, April 1995 https://doi.org/10.1109/5.371966
  3. J, Craninckx and M. Steyaert, 'A CMOS 1.8 GHz Low-Phase-Noise Voltage-Controlled Oscillator with Prescaler,' in ISSCC Dig. Tech. Papers, pp. 266-267, 1995
  4. B. Razavi, 'A 2-GHz 1.6-mW Phase-Locked Loop,' IEEE J, Solid-State Circuits, vo1.32, pp.770-735, May. 1997 https://doi.org/10.1109/4.568843
  5. A. Pottbacker and U. Langrnann, 'A 6-GHz 60-mW BiCMOS phase-locked loop with 2-V supply,' IEEE J, Solid-State Circuits, vol. 29, pp. 1560 - 1565, Dec, 1994 https://doi.org/10.1109/4.340431
  6. S. Lee, B. Kim, and K Lee, 'A Fully Integrated Low-Noise 1-GHz Frequency Synthesizer Design for Mobile Communication Application', IEEE J, Solid-State Circuits, vol 32., No. 5,pp.760-765 , May 1997 https://doi.org/10.1109/4.568848
  7. D. Mijuskovic et al., 'Cell-Based Fully Integrated CMOS Frequency Synthesizers' ,IEEE J,Solid-state Circuits, vol. 29, pp 271 - 279, Mar 1994 https://doi.org/10.1109/4.278348