

論文2001-38TC-10-4

공유 메모리 버퍼에서의 예방적 적응 한계치 버퍼 할당 기법

(Preventive Adaption Threshold Mechanism in Buffer Allocation for Shared Memory Buffer)

申泰浩 *, 李聖昌 **, 李榮豪 ***

(Taeho Shin, Sungchang Lee, and Hyeongho Lee)

요약

패킷 통신에 있어서 주요 서비스 품질(QoS : Quality of Service) 요소로는 지연(delay), 지연 변이 (delay variation), 패킷 손실율(loss rate) 등이 있다. 본 논문에서는 복수의 논리적 버퍼가 하나의 메모리 버퍼를 공유할 때, 논리버퍼의 손실율 성능을 향상시키기 위한 새로운 버퍼 할당 기법을 제안한다. 제안된 예방적 적응 한계치(PAT : Preventive Adaption Threshold) 버퍼 할당 기법은 기존의 동적 한계치 (Dynamic Threshold) 기법에서 사용하는 패킷 폐기 한계치(threshold)의 직선적 변화 케이스는 다른 한계치 동적 변화 케이스를 사용함으로써 패킷 손실율 성능을 개선하였다. 제안된 기법의 성능을 평가하기 위하여 기존의 무제어(NC : No Control), 고정 한계치(ST : Static Threshold), 동적 한계치(DT : Dynamic Threshold) 등의 기법과 여러 측면에서 손실율 성능을 비교하였다.

Abstract

Delay, delay variation and packet loss rate are principal QoS(Quality of Service) elements of packet communication. This paper proposes a new buffer allocation mechanism to improve the packet loss performance in such a situation that multiple logical buffers share a single physical memory buffer. In the proposed buffer allocation mechanism, the movement of dynamic threshold follows a curved track instead of a straight line which is used in the DT(dynamic threshold) mechanism. In order evaluate the effectiveness of the proposed mechanism, it is compared with the existing previously proposed mechanisms in several aspects including NC(no control), ST(Static Threshold) and DT mechanisms.

I. 서론

패킷의 통계적 다중화 방식을 사용하는 통신 환경의 모든 스위치 혹은 전송 시스템은 어떤 형태로든지 버

퍼를 사용하게 된다. 이것은 스위치 혹은 전송시스템의 한정된 자원에 대한 경합으로 대기하여야 하는 패킷을 일시 저장하여야 하기 때문이다. 패킷들의 통신 품질을 결정하는 요소로는 지연(delay), 지연 변이(delay variation), 패킷 손실율(loss rate) 등이 있으며, 이러한 품질을 개선하기 위해서는 스케줄링^{[1][2][3][4]}, 버퍼 관리^[5] 등의 기법이 필요하게 된다. 본 논문에서는 패킷 손실 성능을 개선할 수 있는 버퍼 관리 기법을 제안한다. 스위치의 경우에는, 전송시스템과는 달리, 버퍼의 위치가 입력 큐잉, 출력 큐잉, 내부 큐잉, 그리고 혼합된 큐잉 등의 다양한 형태로 구현될 수 있다.^[6] 많은 연구

* 正會員, 韓國航空大學校 通信情報工學科

** 正會員, 韓國航空大學校 電子·情報通信·컴퓨터工
學部

*** 正會員, 韓國電子通信研究員 네트워크 技術研究所
接受日字:2001年1月17日, 수정완료일:2001年8月26日

에 의해 이 중에서 출력 큐잉이 최선의 수율(throughput)을 발휘함은 잘 알려져 있다.^[7] 이러한 다양한 형태의 버퍼 구현에 있어서, 많은 경우에 복수의 논리적 버퍼가 하나의 물리적 메모리를 사용하는 공유 버퍼를 사용하게 된다.^{[8][9]} 이것은 메모리 칩 수, 칩의 편 및 연결의 수, 메모리의 비용 등을 고려한 경제성의 이유 때문이다. 이러한 경우에 전체 물리버퍼의 한정된 버퍼량을 논리버퍼들에게 할당하는 방법은 과중부하가 발생할 때 손실 성능에 직접적 영향을 준다. 본 논문은 공유버퍼에 있어서 손실 성능을 개선할 수 있는 버퍼 할당 방안을 제안한다.

버퍼할당에 의한 패킷 손실 제어는 하나의 물리적 버퍼를 공유하는 복수의 논리적 버퍼(이하 각각 물리버퍼 및 논리버퍼로 칭함)들에게 어떻게 한정된 물리적 버퍼량을 할당함으로써 패킷의 손실을 제어하느냐 하는 문제이다.^{[10][11][12]} 하나의 물리버퍼를 공유하는 복수의 논리버퍼들은 각각 다른 출력지 포트 혹은 다른 우선순위 등에 할당되어 있는 버퍼로 논리적으로는 별도의 버퍼로 동작한다. 만일, 아무런 버퍼할당 제어를 하지 않는다면 어떤 하나의 논리버퍼가 물리버퍼 전체의 대부분을 점유하여, 다른 논리버퍼들은 불공정하게 과다한 손실의 피해를 입게 된다.

패킷 손실의 제어를 위해 하나의 물리버퍼를 공유하는 복수의 논리버퍼들에 버퍼를 할당하는 대표적 기법들은 축출기법(Push-out), 고정 한계치(Static threshold) 기법, 동적 한계치(Dynamic threshold)기법^{[13][14]} 등이 있다. 축출기법은 논리버퍼들이 각기 다른 패킷 손실 우선 순위의 트래픽을 수용할 때 사용되는 기법 중 하나이다. 이 기법에서는 버퍼가 완전히 채워질 때 까지 우선 순위에 상관없이 모든 패킷을 받아들인다. 전체 물리적 버퍼크기의 한계에 이른 이후에는 도착하는 낮은 우선순위 패킷은 무조건 폐기시키며, 높은 우선 순위 패킷이 도착하면 버퍼내의 낮은 우선 순위 패킷을 축출(Push-out)하고 해당 위치에 도착한 높은 우선 순위의 패킷을 입력시킨다. 만약 버퍼 내에 낮은 우선 순위의 패킷이 없다면 도착한 높은 우선 순위의 패킷은 폐기된다. 이 방법은 물리버퍼를 최대로 활용할 수 있는 장점은 있지만, 버퍼내의 패킷의 우선 순위와 위치를 파악하고 있어야 하므로, 구현이 복잡하고 처리 시간이 긴 단점이 있다. 아울러 트래픽 순서 보장이 어려운 단점이 있다.

한편, 고정 한계치 기법(이하 ST기법으로 칭함)은 각

기 다른 논리버퍼마다 미리 할당된 고정된 Threshold를 사용한다. 처리가 간단하여 구현이 용이하고, 전체 논리버퍼가 할당량에 비례하여 비슷한 비율로 부하가 증가하는 경우에는 좋은 성능을 나타낼 수 있다. 이 방식의 단점은, 특정 논리버퍼로 트래픽이 집중되는 경우, 전체 물리버퍼의 잔여량은 남아있다 하더라도, 해당버퍼에 할당된 Threshold를 초과하였으므로 그 버퍼로 도착하는 패킷들은 폐기되게 된다. 따라서 버스트성의 트래픽이 특정 논리버퍼에 집중될 경우 그 버퍼의 패킷 손실이 급격히 증가하게 된다.

동적 한계치 기법(이하 DT기법으로 칭함)^{[13][15]}, ST 기법의 단점을 보완하는 기법으로, 물리버퍼 전체의 현재 점유량에 따라 논리버퍼의 패킷 폐기 한계치(Threshold)가 가변적으로 동작하게 된다. DT에서 큐의 점유량에 따라 한계치를 정하는 관계식은 아래와 같다.

$$T_j = \alpha_j \cdot (B_j - Q(t)) \quad (1)$$

$Q(t)$ 는 t 시점에서의 물리버퍼의 전체 점유량을 나타낸다. α_j 와 B_j 는 트래픽 유형 j (혹은, 논리버퍼 j)마다 설정된 파라미터로서 한계치의 동적변화를 결정하게 된다. 패킷의 폐기 여부는 패킷이 버퍼에 도착한 시점의 그 논리버퍼 점유량이 그 논리버퍼의 threshold값보다 크면 패킷이 폐기되게 된다. 따라서, 특정 논리버퍼로 트래픽이 집중되는 경우에도, 다른 논리버퍼의 점유량이 적어 전체 물리버퍼의 잔여량이 남아 있는 경우에는, 패킷 폐기 한계치가 가변적으로 증가될 것이므로 다른 논리버퍼에 악영향을 미치지 않고 패킷 손실을 감소시킬 수 있다.

이와 같이 다른 논리버퍼가 저부하 상태에 있어 많은 버퍼량이 가용할 때에 적응적으로 다른 논리버퍼에 버퍼량을 할당하는 방법은 전반적인 버퍼에서의 손실 성능을 개선할 수 있다. 본 논문에서는 이러한 버퍼의 점유량에 따라 한계치를 동적으로 가변 시켜 손실성능을 개선하는 기법을 고찰하여, 새로운 적응적이고 동적 한계치를 가지는 버퍼할당 기법을 제안하였다. 또한, 제안한 기법의 성능을 평가하기 위하여 시뮬레이션을 통하여 기존의 버퍼할당 기법들과 그 성능을 비교하였다. 시뮬레이션은 세가지 버스트 트래픽 상황을 설정하여 무제어(NC : No Control), 고정 한계치(ST : Static Threshold), 동적 한계치(DT: Dynamic Threshold)기법과 제안한 기법을 패킷 손실율 측면에서 비교하였다.

그 결과 본 논문에서 제안한 기법이 패킷 손실율 측면에서 향상된 성능을 나타낸 것을 보였다.

본 논문의 구성은 다음과 같다. 2장에서는 본 논문에서 제안한 기법에 대하여 기술한다. 3장에서는 시뮬레이션을 통하여 기존의 패킷 손실 제어기법에 비해 제안된 기법이 패킷 손실율 측면에서 성능이 우수함을 보이고, 4장에서 결론을 맺는다.

II. 예방적 적응 한계치 기법(Preventive Adaption Threshold)

본 절에서는 본 논문이 제안하는 예방적 적응 한계치에 의한 버퍼 할당 기법을 기술한다. DT방식의 큐 점유량의 변화에 따른 한계치의 변화는 식(1)과 같이 주어지며, 그림 1의 점선과 같이 나타난다. 그림 1에서, 수직축은 Threshold를 수평축은 물리버퍼 전체의 점유량을 나타낸다. 이러한 DT의 동작은 직관적으로 도출된 것이다. 본 논문에서는 그림 1의 실선으로 나타낸 바와 같은 한계치가 곡선적으로 변화하는 예방적 적응 한계치(Preventive Adaption Threshold: 이하 PAT로 표기) 기법을 제안한다. 만일, 곡선적인 변화가 그림의 DT 기법의 변화 궤적보다 위쪽에서 일어나게 한다면, 물리버퍼의 점유량이 상당히 높은 영역에 이를 때까지 사용 버퍼량을 제어하지 않는 관용적 제어가 될 것이다. 이러한 관용적 제어는 손실율의 증가를 초래하게 된다.




그림 1. DT와 PAT 기법에서 Queue 점유량에 따른 Threshold값의 변화

Fig. 1. Threshold vs. queue length, for DT and PAT method.

한편, 그림 1의 실선의 곡선은 물리버퍼의 전체 점유량이 증가함에 따라 DT 방식에 비해 보다 예방적으로 제한적인 버퍼 할당을 수행한다. 즉, 트래픽이 특정 논리버퍼에 집중될 때 과도하게 버퍼를 점유하게 되는 것을 미리 제한적으로 제어함으로써 논리버퍼들간의 버퍼 할당의 공정성을 좀더 보장한다. 따라서, 논리버퍼 간 비균일 트래픽 부하에 대해 ST 보다는 패킷 손실을 개선하면서도 전체적으로는 정상적 트래픽이 가해지는 논리버퍼에서의 패킷 손실율을 줄일 수 있다.

이러한 PAT기법의 변화 궤적을 자연 지수를 이용하여 식(1)과 같이 모델링하였다. 즉, 논리 버퍼-의 시작에서의 패킷 손실 한계치는 아래 식(1)과 같이 주어지며, 여기에서, 는 물리버퍼 크기를 나타내며, 는 시점에서의 전체 버퍼 점유량을 나타낸다. 그리고 은 포트당 대역 할당율을 나타내고, 및 는 패킷 손실을 결정하는 파라미터로서, 본 논문에서는 을 사용하였다. 은 전체 포트의 수를 나타낸다. 이 식에서 (N_2) 항은 값의 범위를 다루기 용이한 범위로 제한해주는 역할을 할뿐 큰 의미는 없는 상수 항으로 보아도 무방하다.

$$T_j(t) = B \cdot (1 - R_j) \cdot \left\{ 1 - e^{-\lambda \left(\frac{\alpha}{N^2} \right) B \cdot Q(t)} \right\} + B \cdot R_j \quad (2)$$

이 식의 동작을 살펴보면, 시점에서의 전체 버퍼의 점유량 가 총 물리 버퍼량에 가까워질수록 각 포트가 사용할 수 있는 버퍼량의 한계치는 점점 감소하여 각 포트의 체증시의 한계 할당 버퍼량(에 수렴하며, 버퍼의 여유분-가 커질수록 허용 한계치 값은 커지게 된다. 따라서, 여유분이 줄어듦에 따라 예방적으로 각 포트의 버퍼의 사용 한계치를 제어하여 공평성과 선의의 포트들의 셀 손실을 개선하게 한다. 한편, 버퍼의 여유분이 많은 상황에서 DT기법의 한계치가 훨씬 높은 것을 볼 수 있는데, 이 영역의 DT 기법 한계치는 전체 물리 버퍼의 크기보다 크므로 의미가 없으며, 그림 1에서 제안한 PAT기법의 한계치가 거의 물리 버퍼 전체 크기가 되므로, 이 영역에서도 과부하 트래픽의 손실은 생기지 않으며, 상수항의 조절로 한계치를 물리 버퍼크기 이상으로 만들 수도 있다.

packets 이다.

III. 성능 평가

1. 공유 버퍼 모델

하나의 물리적 버퍼를 여러 개의 논리버퍼가 공유하는 형태의 구현은 스위치 등의 구현에서 많이 사용된다. 각 버퍼 할당 기법의 손실제어 성능의 평가를 위하여, 본 논문에서는 공유버퍼를 그림 2와 같이 모델링 한다.^[16] 즉, N개의 논리 버퍼들은 하나의 물리버퍼를 공유하고 있지만 각기 독립적인 입력 및 출력을 가진다. 공유 물리버퍼의 입력 및 출력은 각각 하나이므로 논리버퍼들은 시분할 방식에 의해 순차적으로 입출력을 하게 된다. 공유버퍼의 동작은 연속적인 물리버퍼 억세스 사이클로 이루어진다. 하나의 공유 물리버퍼 억세스 사이클은 하나의 입력 사이클과 하나의 출력 사이클로 이루어진다. 하나의 입력 사이클 내에서는 모든 입력들이 시분할에 의해 순차적으로 한번씩 입력 슬롯을 가진다. 또한, 마찬가지로 하나의 출력 사이클에 모든 출력 포트들이 시분할에 의해 한번씩의 출력 슬롯을 가진다. 각 출력 포트(output port)는 공유버퍼 내에 각각의 논리적인 큐를 가지며, 각 논리버퍼는 FIFO(First-In First-Out) 형태로 동작한다.

또한, 하나의 입력 패킷은 물리버퍼에서 고정 크기의 버퍼량을 점유하는 것으로 가정하여 이를 하나의 단위 점유량으로 가정하였다. ATM은 물론, 최근의 초고속 라우터(기가 혹은 테라 라우터)의 스위치 패브릭은 내부적으로 입력 패킷을 고정 길이의 패킷(mini-packet)이나 블립으로 분할한 뒤 내부 레이블에 의한 고정길이 패킷 스위칭을 하므로 스위치 패브릭 입력단의 공유버퍼는 이 경우에 해당한다.




그림 2. N개 논리버퍼를 가지는 공유 버퍼 모델
Fig. 2. Shared buffer with N logical buffer.

본 논문에서의 시뮬레이션 시에 사용한 논리버퍼의 수, $N=256$, 물리적인 공유버퍼의 전체 크기, $B=3250$

2. 트래픽 모델

각각의 입력 트래픽은 버스트 트래픽으로 설정하였으며, 본 논문에서는 버스트 트래픽의 모델링을 위하여 ON/OFF 모델을 사용했다.^[17]




그림 3. ON/OFF traffic model의 상태 천이도
Fig. 3. State transition diagram for the ON/OFF traffic model.




그림 4. ON/OFF traffic의 발생
Fig. 4. Generation for ON/OFF traffic.

각 타임 슬롯의 반복은 독립적인 베르누이 프로세서(Bernoulli Process)이며, α 와 β 파라미터의 값에 의해 활성화(Active) 기간과 휴지(Idle) 기간이 번갈아 나타나며 반복된다.

이와 같은 모델에서의 평균 버스트 길이 L_b 와 평균 휴지 기간의 길이 L_{idle} 그리고 트래픽 부하 ρ 사이의 관계식은 다음과 같다.

$$L_b = \frac{1}{\alpha} L_{idle} = \frac{1 - \beta}{\beta} \quad \rho = \frac{L_b}{L_{idle} + L_b}$$

각 기법의 여러 상황에서의 패킷 손실율을 비교하기 위해 3가지 다른 출력 분포를 가지는 트래픽 환경을 설정했다. 각 입력 슬롯에 도착되는 트래픽은 고정길이의 패킷이며, 하나의 버스트는 연속된 패킷들로 이루어진다. 출력지는 버스트별로 정해진다. 즉, 하나의 버스트에 속하는 모든 패킷은 동일한 출력포트로 보내진다.

- 1) 균등부하(uniform load) : 각 입력 포트로부터 들어온 버스트가 모든 출력 포트로 균등하게 분배되는 경우를 말한다. 출력포트의 수가 N 이면 한 입력 포트로 들어온 버스트가 어떤 출력 포트로 나갈 확률은 똑같이 $1/N$ 이 된다.
- 2) 하나의 과중부하(hot-spot) 포트 : 각 입력 포트로

입력되는 버스트들이 특정의 한 과중부하 출력 포트로 다른 출력 포트들에 비해 과중부하 비율 h 만큼 더 집중되는 경우이다. 과중부하 출력 포트에 가해지는 트래픽 부하를 γ_H 라 하고, 나머지 출력 포트들에 가해지는 트래픽 부하를 γ_o 라 하면, 트래픽 부하는 다음과 같이 계산 된다.

$$\gamma_H = [1 + (N-1)h]\rho \quad (4)$$

$$\gamma_o = (1-h)\rho \quad (5)$$

3) 두 그룹(과중부하(heavily loaded) 및 보통부하(moderately loaded))의 트래픽 부하: 이 경우는 두 그룹의 출력 포트들 중에서 하나의 그룹에 과중부하 경우와 같이 부가적 부하가 가중되는 경우이다. 이 경우는 한 그룹의 부하를 $\rho = 0.55$ 로 두고, 부하가 $\rho = 0.95$ 인 포트의 수의 증가에 따른 패킷 손실율을 비교하기 위해 사용되었다.

이상과 같은 시뮬레이션 환경에서 500만 사이클(입출력 사이클)동안 시뮬레이션 하였다. 시뮬레이션의 초기 10%(500,000 cycle time)는 초기 안정화를 고려해 통계 결과에 포함시키지 않았다.

3. 시뮬레이션 결과 및 평가

1) 부하 및 파라미터에 대한 패킷 손실율

a. 균등부하




그림 5. ST 기법의 threshold T 에 따른 패킷 손실율 변화

Fig. 5. Packet loss vs. Static Threshold T , for various loads.

각 기법의 손실 성능은 각 기법에서 사용되는 파라미터에 따라 좌우된다. 따라서, 각 기법의 파라미터 값에 따른 성능을 차이를 살펴 볼 필요가 있다. 그림 5와 그림 6 그리고 그림 7는 각각 ST기법과 DT기법 그리




그림 6. DT 기법에서 파라미터에 대한 패킷 손실율 변화

Fig. 6. Packet loss probability vs. , for various loads.




그림 7. PAT에서 파라미터에 대한 패킷 손실율 변화

Fig. 7. Packet loss vs. in PAT.

고 제안한 PAT 기법에서의 동작 성능을 결정하는 중요한 파라미터인 T , ω 의 값을 최적화하기 위한 시뮬레이션 결과를 나타내고 있다. 출력 포트별로 0.55의 균일한 트래픽 부하가 부과되었을 때 ST기법은 $T=140$ 일 때 $8.34E-03$ 의 최소 평균 패킷 손실율을 보이고, DT기법의 경우는 $=2.0$ 에서 최소의 평균 패킷 손실율인 $5.75E-03$ 을 나타내고 있으며, 제안한 기법에서는 $=4.0$ 에서 최소의 평균 패킷 손실율인 $5.63E-03$ 을 나타냄을 볼 수 있다.

b. 과중부하 트래픽에 대한 패킷 손실율

그림 8과 그림 9 그리고 그림 10는 과중부하 포트가 존재하는 상황에서 보통부하가 부과된 포트의 버퍼에서의 손실을 각 기법의 파라미터 값에 대해 살펴 보았다. 즉, 이 환경에서의 각 기법의 최적화된 파라미터 값을 보여 주고 있다. 과중부하 포트에 걸리는 부하가 10.0일 때 보통부하 포트에서의 평균 패킷 손실율을 확




그림 8. 과중부하 트래픽 경우의 threshold T 에 대한 보통부하 포트의 패킷 손실율(ST)

Fig. 8. Packet loss probability of moderately loaded output ports vs. Static Threshold.




그림 9. 과중부하 포트 부하 및 변화에 따른 보통부하 포트의 패킷 손실율(DT)

Fig. 9. Packet loss probability of moderately loaded output vs. Dynamic Threshold factor , hot spot traffic load(DT).




그림 10. PAT에서 과중부하 부하 및 에 대한 보통부하 포트의 패킷 손실율

Fig. 10. Packet loss probability of moderately loaded output vs. hot spot load and λ .

인해 보면, ST기법은 $T=120$ 일 때 $1.01E-02$ 의 최소 평

균 패킷 손실율을 보이고, DT기법의 경우는 $\alpha=0.5$ 에서 최소의 평균 패킷 손실율인 $9.49E-03$ 을 나타내고 있으며, 제안한 기법에서는 $\lambda=1.0$ 에서 최소의 평균 패킷 손실율인 $9.37E-03$ 을 나타낸다.

c. 과중부하 그룹 상황에서의 패킷 손실율




그림 11. 과중부하 그룹 포트 수 및 threshold T 에 대한 보통부하 포트의 패킷 손실율(ST 기법)

Fig. 11. Packet loss probability of moderately loaded output vs. number of heavily loaded output ports and T (ST).




그림 12. 과중부하 그룹 포트 수 및 에 대한 보통부하 포트의 패킷 손실율(DT 기법)

Fig. 12. Packet loss probability of moderately loaded output vs. number of heavily loaded output ports and (DT).

그림 11과 그림 12 그리고 그림 13은 보통부하($\rho=0.55$)가 걸리는 포트 그룹과 과중부하($\rho=0.95$)가 걸리는 포트 그룹이 함께 존재하는 트래픽에서 각각 ST기법과 DT기법 그리고 제안한 기법에서의 파라미터인 T , α 와 λ 의 값을 최적화하기 위한 시뮬레이션 결과를 나타내고 있다. 두 가지의 부하($\rho=0.55$, $\rho=0.95$)가 걸리는 상황에서 과중부하가 걸리는 포트의 수가 8개 일




그림 13. 과중부하 그룹 포트 수 및 λ 에 대한 보통부하 포트의 패킷 손실율(PAT 기법)

Fig. 13. Packet loss probability of moderately loaded output vs. number of heavily loaded output ports and (PAT).

때 보통부하가 걸리는 포트에서의 평균 패킷 손실율을 확인해 보면, ST기법은 $T=100$ 일 때 $1.36E-02$ 의 최소 평균 패킷 손실율을 보이고, DT기법의 경우는 $\alpha=1.0$ 에서 최소의 평균 패킷 손실율인 $1.13E-02$ 를 나타내고 있으며, 제안한 기법에서는 $\lambda=2.0$ 에서 최소의 평균 패킷 손실율인 $1.09E-02$ 를 나타낸다.

2) 각 기법의 비교

그림 14와 그림 15 그리고 그림 16에서 세 가지 트래픽 환경에서의 각 기법의 패킷 손실율을 비교하고 있다. 실제 상황의 동작에서는 입력 트래픽에 따라 각 입력 트래픽 상황에 최적인 각 기법의 최적 파라미터를 찾아내어 사용하는 것이 불가능하다. 따라서, 각 기법의




그림 14. 각 기법에서 과중부하 포트의 부하에 따른 보통부하 포트의 패킷 손실율 비교

Fig. 14. Comparison of Packet loss probability of moderately loaded outputs vs. load offered to a hot spot output.

시뮬레이션에서 사용한 파라미터 값은 부하가 0.55인 균등부하의 경우에 최적화된 파라미터 값을 사용하였다. ST기법의 경우 사용된 Threshold는 140이었고, DT 기법의 경우 $\alpha=2.0$, 제안한 PAT 기법의 λ 파라미터의 값은 4.0을 사용하였다.

a. 하나의 과중부하 포트가 존재하는 경우의 패킷 손실율
그림 14는 각 기법에서 한 개의 과중부하 포트가 존재하는 경우 과중부하 포트에 걸리는 트래픽 부하의 증가에 따른 보통부하 포트의 평균 패킷 손실율을 나타낸 것이다. 결과 그래프에서 알 수 있듯이 무제어(No control)의 경우 과중부하 포트에 걸리는 부하가 0.55일 때 보통부하 포트는 $1.32E-02$ 의 패킷 손실율을 보이고, 부하가 10.0에 이르면 거의 90%에 가까운 패킷 손실이 발생함을 알 수 있다. Static Threshold(ST)기법을 적용하였을 경우는 $\rho=0.55$ 에서 $8.34E-03$ 의 패킷 손실율을 보이다 $\rho=10.0$ 이 되면 $1.16E-02$ 의 패킷 손실율을 보임을 알 수 있다. Dynamic Threshold(DT)기법은 $\rho=0.55$ 에서 $5.75E-03$ 의 패킷 손실율을 보이고 $\rho=10.0$ 에서 $1.50E-02$ 의 패킷 손실율을 보인다. 즉, 과중부하 포트에 걸리는 부하가 $\rho=2.0$ 이하에서는 DT가 ST보다 좋은 성능을 보이지만 그 이상의 과중부하 부하가 걸리면 ST가 DT보다 좋은 성능을 보임을 알 수 있다. 제안한 PAT 기법은 $\rho=0.55$ 에서 $5.63E-03$ 의 패킷 손실율을 보이고, $\rho=10.0$ 에서 $1.11E-02$ 의 패킷 손실율을 보여 모든 트래픽 구간에서 ST나 DT기법보다 좋은 성능을 보임을 알 수 있다.




그림 15. 각 기법에서의 과중부하가 걸리는 포트수 ($=0.95$)에 따른 보통부하 포트 ($=0.55$)의 패킷 손실율

Fig. 15. Packet loss probability of moderately loaded output ports ($=0.55$) vs. number of heavily loaded output ports ($=0.95$).

b. 과중부하 그룹이 있는 경우의 패킷 손실율

그림 15는 각 기법에서 과중부하가 걸리는 포트의 수가 증가할 때 과중부하가 걸리지 않는 포트에서의 평균 패킷 손실율을 나타낸 것이다. 결과 그래프에서 알 수 있듯이 무제어의 경우 과중부하가 걸리는 포트가 없을 때 평균 패킷 손실율은 $1.32E-02$ 의 패킷 손실율을 보이고, 과중부하가 걸리는 포트의 수가 64에 이르면 $2.22E-01$ 의 패킷 손실율을 보인다. Static Threshold(ST)기법을 적용하였을 경우 과중부하 포트 수가 0일 때 $8.43E-03$ 의 패킷 손실율을 보이다 과중부하 포트 수가 64가 되면 $1.71E-01$ 의 패킷 손실율을 보인다. Dynamic Threshold(DT)기법은 과중부하 포트 수가 0일 때 $5.75E-03$ 의 패킷 손실율을 보이고 과중부하 포트 수가 64에 이르면 $6.06E-02$ 가 됨을 알 수 있다. 제안한 기법에서는 과중부하 포트 수가 0일 때 $5.63E-03$ 에서 과중부하 포트 수가 64가 되면 $4.38E-02$ 가 된다. 즉 과중부하가 걸리는 포트의 수가 증가함에 따라 제안한 PAT 기법이 ST나 DT보다 향상된 패킷 손실 특성을 보임을 알 수 있다.

과중부하가 있는 경우에 전체 손실의 합이 같은 경우에도, 보통부하 트래픽을 공평성에 입각하여 정해진 수준의 손실을 보장하면서, 과중부하 트래픽을 많이 손실 시키는 것은 데이터 통신의 관점에서 바람직하다. 왜냐하면, 손실을 위반 트래픽에 국한시켜 결과적으로

전체적으로 볼 때 상위 계층에서의 재전송을 국한하여 줄일 수 있기 때문이다.

c. 균등부하 경우의 패킷 손실율

그림 16는 각 기법에서 균등부하를 가지는 트래픽 부하의 증가에 따른 평균 패킷 손실율을 나타낸 것이다. 결과 그래프에서 알 수 있듯이 균등한 출력 분포를 가지는 트래픽에서는 DT기법이나 제안한 PAT기법 간의 패킷 손실율의 차이 크지 않음을 알 수 있다. 하지만, NC나 ST기법에 비해서는 DT나 제안한 PAT기법이 다소 손실율의 개선이 차이가 있음을 볼 수 있다. ST기법의 경우에는 부하가 $\rho=0.55$ 이하에서는 NC기법보다도 오히려 패킷 손실율이 악화됨을 알 수 있다.

제안된 PAT 기법의 단점은 한계치 도출을 위한 계산량이 많다는 것이다. 그러나, 많은 경우에서와 같이, 만일 버퍼 관리 등을 위해 입력단을 위한 마이크로프로세서 인터페이스가 있거나 혹은 내장되어 있는 경우라면 이러한 계산량은 추가적 문제가 되지 않을 수 있다.

IV. 결 론

본 논문에서는 공유 메모리 버퍼에서, 패킷 통신에서 중요한 QoS 요소 중의 하나인 패킷 손실율의 개선을 위한, 논리버퍼 간의 버퍼할당 기법을 제안하였다. 제안된 PAT 기법은 물리버퍼의 잔여 가용 버퍼량에 따라 적응적으로 각 논리버퍼의 패킷 폐기 한계치를 동적으로 가변 시킨다. 그러나, 기존의 Dynamic Threshold 기법이 잔여 가용 버퍼량에 따라 한계치를 직선적으로 변화시키는 데 비해, 본 논문이 제안하는 PAT 기법은 곡선적인 유동 케이스를 갖는다. 따라서, 낮은 부하의 영역에서는 잔여 버퍼량을 과부하가 부과된 논리버퍼가 차용하여 활용할 수 있게 하면서도, 부하가 증가하면 보다 예방적으로 잔여 버퍼량의 차용 활용을 제어하여 셀 손실의 공평성과 전반적 셀 손실의 개선을 도모한다. 시뮬레이션을 통해 제안된 PAT 기법이 기존의 기법들에 비하여 향상된 패킷 손실과 공평성의 특성을 가짐을 보였다.





그림 16. 균등부하상황에서의 각 기법의 부하에 따른 패킷 손실율의 비교

Fig. 16. Packet loss probability vs. offered load in uniform load.


참 고 문 헌

- [1] K. Parekh and R.G. Gallager, "A generalized processor sharing approach to flow control in integrated services networks : The multiple node case," IEEE/ACM Trans. Networking, vol. 2, no. 2, pp. 137~150, April 1994.
- [2] M. Shreedhar and G. Varghese, "Efficient fair queueing using deficit round robin," IEEE/ACM Trans. Networking, vol. 4, no. 3, pp. 375~385, June 1996.
- [3] L. Zhang, "Virtual clock: A new traffic control algorithm for packet-switched networks," ACM Trans. Comp. Sys., vol. 9, no. 2, pp. 101~124, May 1991.
- [4] H. Yokota, M. Forsberg, T. Asami, "Execution to weighted round robin packet scheduling for variable-length packet networks," IEICE Trans. INF. & SYST., vol. E82-D, no. 3, March 1999.
- [5] L. Georgiadis, I. Cidon, R. Guerin, and A. Khamisy, "Optimal Buffer Sharing", in Proc. IEEE INFOCOM' 95, vol.1, (Boston, Massachusetts), pp.24~31, Apr. 1995.
- [6] F. A. Tobagi, "Fast packet switch architectures for broad-band integrated services digital networks," in Proceedings of IEEE, vol. 78, no. 1, Jan. 1990.
- [7] M. G. Hluchyj and M. J. Karol, "Queueing in High-Performance Packet Switching," IEEE J. Select. Areas Commun., vol. 6, pp. 1587~1597, Dec. 1988.
- [8] H. Kuwahara, N. Endo, M. Ogino, T. Kozaki, "A shared buffer memory switch for an ATM exchange," in Proceedings ICC' 89, pp. 118, June 1989.
- [9] G. J. Foschini and B. Gopinath, "Sharing memory optimally," IEEE Trans. Commun., vol. 3, pp. 352~360, March 1983.
- [10] M. I. Irland, "Buffer management in a packet switch," IEEE Trans. Commun., vol. 26, pp. 328~337, March 1978.
- [11] F. Kamoun and L. Kleinrock, "Analysis of shared finite storage in a computer network node Environment under general traffic conditions," IEEE Trans. Commun., vol. 28, pp. 992~1003, July 1980.
- [12] S. X. Wei, E. J. Coyle, and M. T. Hsiao, "An optimal buffer management policy for high-performance packet switching," in Proc. IEEE GLOBECOM' 91, pp. 924~928, Dec. 1991.
- [13] A.K. Choudhury and E.L.Hahne, "Dynamic Queue Length Thresholds in a Shared Memory ATM Switch", Proc. INFOCOM' 96, San Francisco, CA, March 1996.
- [14] A.K. Choudhury and E. L. Hahne, "Space Priority Management in a Shared Memory ATM Switch", in Proc. IEEE GLOBECOM' 93, vol.3,(Houston, Texas), pp.1375~1383, Dec. 1993.
- [15] A.K. Choudhury and E. L. Hahne, "A Simulation Study of Space Priorities in a Shared Memory ATM Switch", Journal of High Speed Networks, vol.3, pp. 491~512, Nov. 1994.
- [16] J. Garcia-Haro, R.Marin-Sillue, and J.L.Melus- Moreno, "Description of a Simulation Environment to Evaluate High Performance ATM Fast Packet Switches", 5th IEIP Conf. on High Performance Networking, pp.421~436, June 27-July 1, 1994. Grenoble(France).
- [17] Simon Fong, Samar Singh, "Queueing analysis of shared-buffer switches with control scheme under bursty traffic", Computer Communications 21. 1998.

저자소개




申泰浩(正會員)
2000. 2 : 한국항공대학교 항공통신
정보공학과(공학석사). <주관심
분야> IMT-2000, 초고속 통신



李榮豪(正會員)
1977年 2月 : 서울대학교 공업교육
과 전자전공(공학사). 1979年 2
月 : 한국과학기술원 전기 및 전자
공학과(공학석사). 1983年 8月 : 한
국과학기술원 전기 및 전자공학과
(공학박사). 1984년 12월 ~ 1986년

11월 : 미국 AT&T Bell 연구소 방문 연구원. 1996년 9
월 ~ 1998년 8월 : 충남대학교 공과대학 전자공학과 겸
임교수. 1991년 1월 ~ 1998년 12월 : 대한전자공학회 회
지편집위원장. 1991년 1월 ~ 1998년 12월 : 대한전자공학
회 전자교환연구회 전문위원장. 1996년 1월 ~ 1999년 12
월 : IEEE ComSoc APB MDC의장. 1998년 1월 ~ 현재
재 : 대한전자공학회 이사, 상임이사. 1998년 5월 ~ 현
재 : 통신위원회 전문위원. 1999년 1월 ~ 현재 : 한국통신
학회 교환 및 라우팅 연구회 위원장. 1983년 8월 ~ 현
재 : 한국전자통신연구원 네트워크기술연구소 라우팅
기술연구부장, 책임연구원. <주관심분야> BISDN망,
ATM교환, 고속LAN 및 라우팅 기술, 인터넷, 신호처리,
패킷통신, 무선ATM, IMT2000, 지능망



李聖昌(正會員)
1976. 3 ~ 1983. 2 : 경북대학교 전자
공학과(공학사). 1983. 3 ~ 1985. 2 :
한국과학기술원 전기 및 전자공학
과(공학석사). 1987. 8 ~ 1991. 12 :
Texas A&M University, Depart-
ment of Electrical Engineering(공
학박사). 1985. 3 ~ 1987. 5 : 한국과학기술원 시스템공학
센터 연구원. 1992. 3 ~ 1993. 3 : 한국전자통신연구 ATM
시스템 연구실 선임연구원. <주관심 분야> 광 인터넷
망, 테라비트 라우터, All-IP Mobile Network