

# 서대구 SVC의 EMTDC 모델 개발

論文

51A-7-5

## Development of EMTDC Model of Seo-Daegu SVC

孫光明\* · 金東賢\*\* · 李泰基\*\*\* · 張吉洙§ · 尹用範§§ · 李鎮§§§

(Kwang-Myoung Son · Dong-Hyun Kim · Tae-Ki Lee · Gilsoo Jang · Yong-Beom Yoon · Jin Lee)

**Abstract** – Recently, an SVC(Static Var Compensator) was installed at Seo-daegu substation in order to maintain the voltage level and reserve stability margin of the Korean Power System. This paper deals with the development of the simulation model for the Seo-daegu SVC. As a simulation platform, PSCAD/EMTDC is adopted and library components for the SVC are developed. The model includes detailed control system functions of Seo-daegu SVC. In order to verify the developed model, simulation results are compared with the TNA test performed by ABB. The results show a good agreement of the developed model with the real system.

**Key Words** : SVC(Static Var Compensator), EMTDC, FACTS

### 1. 서 론

FACTS기기 중 SVC(Static Var Compensator)는 상용 운전 중이며 기존의 송전계통의 전압 조정에 이용되는 동기 조상기에 비해 가격이 싸고, 신속 정확한 전압제어를 수행하며, shunt elements (병렬 리액터와 커패시터)의 기계적 스위칭에 의한 과도현상과 갑작스러운 전압 변동을 유발하지 않는다[1-3].

1999년 한전계통에 최초로 345kV 계통의 전압유지 및 안정도 확보를 위하여 서대구 변전소에 ABB사에 의해 제작된 SVC(Static Var Compensator)가 설치되었다. 본 논문에서는 ABB측으로부터 전달된 자료[4]와 TNA 검사 기록 등을 바탕으로 서대구 SVC의 컴퓨터 시뮬레이션 모델을 개발하였다. 전력전자 소자가 포함된 계통을 신뢰성 있게 해석할 수 있는 능력을 가지고 있으며, 편리한 사용자 환경을 제공하는 PSCAD/EMTDC상에서 동작할 수 있는 모델을 개발하였다. EMTDC에서 기본적으로 제공되는 라이브리 모델이외 SVC 모델 개발에 필요한 라이브리들을 개발하였고, 이를 이용하여 서대구 SVC의 제어시스템을 구현하였다. 구현된 모델은 서대구 SVC에 적용된 다양한 제어기능과 보호기능들을 포함하고 있는 상세 모델로서, 서대구 SVC 제어 시스템 파라미터 설정 및 운전원의 교육 등에도 사용될 수 있다. 구현된 SVC 시뮬레이션 모델을 이용한 시뮬레이션 결과와 실제의 TNA 검사 기록을 비교함으로써 구현된 시

뮬레이션 모델의 타당성을 검증하였다. 개발된 EMTDC 모델은 향후 RTDS(Real Time Digital Simulator) 모델로 변환되어 한전이 한전계통에의 적용을 목표로 현재 개발하고 있는 전력계통 해석용 실시간 시뮬레이터(KEPS, Korea Enhanced Power System Simulator)에 장착될 예정이다.

### 2. 서대구 SVC의 정격 및 개요[5, 6]

서대구 SVC는 100MVar 용량의 1개의 TCR(Thyristor Controlled Reactor)과 100MVar 용량의 1개의 TSC(Thyristor Switched Capacitor)가 병렬로 변압기를 통해 345kV 모선에 연결된 구조를 가지고 있으며, 변압기의 정격은 105 MVA, 345/13.5 kV이다. 서대구 SVC는 아래에 나타낸 각종 정격 및 범위에서 운전되도록 설계되었으며, 범위 내에서 무효전력과 전압을 연속적으로 가변 할 수 있다. 그림 1은 ABB에 의해 제공된 서대구 SVC의 운전영역을 도식적으로 나타낸 것으로서, 그림에서의 단혀진 폐곡면 내가 운전이 가능한 영역이다. 그림에서 왼쪽의 점선은 용량성 한계이며, 오른쪽 점선은 유도성 한계이다. 운전점은 폐곡면 내에서 전압기준치에 의해서 정해지며 표시된 운전영역을 벗어날 수 없다.

- 정격 1차 전압: 345kV
- 최대 연속 1차 전압: 362kV(1.05 pu)
- 최소 연속 1차 전압: 313kV(0.91 pu)
- 최대 1차 전압(TCR 제어 가능): 449kV(1.3 pu)
- 최대 1차 전압(TSC 봉쇄 가능): 518kV(1.5 pu)
- 연속운전을 위한 최대 주파수 편차:  $\pm 0.5\text{Hz}$
- 최대 단락회로 용량(3상): 23902MVA
- 정격 연속 용량성 무효전력: 100MVar at 1.0 pu  
(VI diagram에서의 2점)
- 정격 연속 유도성 무효전력: 110MVar at 1.05 pu  
(VI diagram에서의 5점)

\* 正會員: 東義大學校 電氣工學科 助教授 · 工博

\*\* 準會員: 韓國電氣研究院 委嘱 研究員

\*\*\* 正會員: 東義大學校 電氣工學科 教授 · 工博

§ 正會員: 高麗大學校 電氣工學科 助教授 · 工博

§§ 正會員: 電力研究院 責任研究員

§§§ 正會員: LG產電 電力研究所 責任研究員

接受日字: 2002年 1月 14日

最終完了: 2002年 4月 29日

- 정격 유도성 무효전력 : 100MVar at 1.0 pu  
(VI diagram에서의 3점)
- 전압 기준치  $\pm 10\%$  : 324 - 356kV
- slope 지정치 범위 : 1 - 10%




그림 1 서대구 SVC의 운전영역

Fig. 1 Operating region of Seo-daegu SVC

### 3. 제어시스템 분석

서대구 SVC의 제어시스템은 디지털 프로세서들로 구현되어 있으며, 여러 가지 Subroutine의 형태로 다양한 제어기능과 보호기능을 구현하고 있다. 핵심적인 부분은 중요한 대부분의 제어 및 보호 기능을 처리하는 VCC(Var Control Computer)라는 부분에서 이루어진다. 중요한 대부분의 기능을 VCC에서 소프트웨어적으로 처리함으로써, HVDC등 여러 가지 다른 방식의 기기에 대해 VCC의 소프트웨어만 일부 변경하면 제어시스템 하드웨어의 큰 수정없이 그대로 사용할 수 있으므로 효율적인 방식이라 할 수 있다.

제어시스템은 기능은 주차단기, 단로기 및 고정 리액터뱅크의 차단기의 스위칭을 제어하며, SVC의 기동과 정지등을 담당하는 시퀀스 제어부분(sequence control)과 전원 계통이 요구하는 무효 전력의 출력을 제어하는 SVC의 기본적이면서도 가장 중요한 부분인 무효전력제어(Var control) 부분이 있다. 여기엔 다음과 같은 다양한 운전 모드와 보호제어기능들이 있다.

#### 3.1 주요 제어 및 보호제어 기능들

- 자동운전모드 (Automatic control mode) : 345kV 모선 전압은 전압 피드백에 의해 제어된다. 전압 기준치는 운전자에 의해 입력된다. 이 값은 324kV에서 355kV까지의 (0.94-1.03 p.u.)값을 가질 수 있다. TSC의 투입 및 제거시 발생할 수 있는 불안정 상태를 피하기 위해 히스테리시스 특성이 제어 알고리즘에 구현되어 있다. 자동운전모드에서 slow suscepance control 기능이 활성화 될 수 있다. 이 기능은 SVC를 정상상태에서 주어진 Mvar 출력으로 천천히

되돌린다. 이는 SVC가 갑작스러운 우발상황에도 신속하게 대응할 수 있는 운전 여유를 가질 수 있게 하기 위함이다.

- 수동운전모드 (Manual control mode) : 주어진 서셉턴스 지정치에 의해 345kV 모션으로부터의 피드백 없이 원하는 Mvar 출력력을 내도록 운전된다. 전압값은, 출력값의 변화 없이 자동운전모드로 절체 준비되도록 자동으로 실 전압값을 따른다. 같은 방식으로 시스템 전압이 기 설정된 범위를 벗어나면, 수동운전 모드는 선택이 해제되며, 자동으로 자동운전모드로 전환된다. 자동운전모드에서 제어기능이 전압 응답신호를 잃으면, 제어기능은 자동으로 강제수동운전모드로 된다.

- 이득 감시 기능 (Gain supervisor) : SVC의 이득 값을 감시하며, 345kV 계통에서의 갑작스러운 외란에 의해 제어시스템과 전력계통과의 상호 작용에 의한 진동이 발생할 경우 제어시스템의 이득을 더 낮은 값으로 자동적으로 감소시킨다.

- 이득 최적화 기능 (Gain optimizer) : 계통이 회복되었을 때, 이득 감시 동작에 의해 감소된 이득을 자동적으로 이전 값으로 되돌린다. 이 자동 제어기능은 해제될 수 있고, 이득은 수동으로 재설정 될 수 있다.


- TCR 전류 제한 기능 (TCR current limiting) : TCR의 싸이리스터는 제어 루프에 의해 과전류로부터 보호된다. 전류응답은 멜타 결선 내부 CT로부터 오고, 최대 전류치는 2640A이다. 전류 제한 기능은 약 1초의 시정수를 가지고 있다.

- 2차 전압 제한 기능 (Secondary voltage limitation) : 2차측 전압을 일정값을 넘어서면 용량성분의 발생을 감소시키게 설치되어 있고, 이렇게 함으로써 SVC의 모션 전압이 1.104p.u. (14.9kV)를 넘지 못하게 한다. 이 제한 기능은 1.0p.u., 100Mvar에서의 운전에는 영향이 없다.

- 저전압 대책 기능 (Under-voltage strategy) : 1차 전압 강하 시 강제로 SVC를 최대 용량성 출력에 이르게끔 한다. 0.5p.u.이하의 매우 심한 강하시나 1초 이내의 강하시는, OWS로부터 특수 기능이 선택되어 SVC가 영점 출력을 내게끔 한다. 전압이 1초 내에 정상상태로 복귀하면, SVC도 정상으로 돌아간다. 저전압이 장시간 계속되면, 밸브는 동기전압 감시 기능에 의해 봉쇄된다.

- 동기 전압 감시 기능 (Synchronizing voltage supervision function) : 13.5kV 전압 응답이 신호가 0.6p.u. (8.1kV)이하로 1초간 계속되면, 작동 개시되며, 밸브를 봉쇄한다. 모션 저전압 보호기능이 차단기를 차단시키기 전에 전압이 복귀되면, SVC는 0.5초 뒤 정상운전으로 복귀된다.

- 과전압 대책 기능 (Over voltage strategy) : 전압이 1.3p.u.를 초과하면 이 기능이 활성화되고 TCR을 완전 도통 상태로 되게 하고, TSC를 차단한다. 과전압 상태가 1초 이상 계속되면, 차단기가 동작한다.



(1) : From SVC HV side , (2) : From Binary I/O , else : From SCM

그림 2 SVC 제어시스템의 제어블록과 신호흐름 체계

Fig. 2 Control block and signal flow of the SVC control system

위에서 기술한 각 제어모드와 기능 단위별로 신호 흐름 체계를 파악하여 그 골격만 파악함으로써 제어시스템을 전체적으로 조감할 수 있다. 본 논문에서는 제어시스템의 전체적인 제어 및 신호 흐름을 분석하여 그림 2에 도식적으로 나타내었다. 여기에서 각 블록들은 하나의 기능적인 블록으로서 수개에서 수십개의 모듈(소프트웨어 블록)들로 구성되어 있으며, 각 모듈들은 다시 몇장의 도면으로 구성되어 있다. 각 연결선들은 각 기능단위간의 신호 흐름 중 주요한 부분만 나타내고 있다.

그림 2의 좌측 위로부터 운전자에 의해 입력되어 진 설정

치가 제어시스템으로 전달되며, 좌측 아래로부터 측정치나 시스템의 상태가 시스템으로 전달된다. 입력된 값들은 주제어 기능을 구성하는 Manual control, BREG reference, Voltage reference 등을 통해 B regulator와 Voltage regulator에서 최종적인 서셉턴스 기준값(BREF)을 하드웨어 구성부분으로 전달하게 된다. 이들은 상용하는 점호각으로 변화되어 싸이리스터를 구동하게 된다. 각종 보호제어기능들인 Over/Under Voltage, Secondary Voltage Limiter, TCR Current Limiter, Gain Supervisor, Gain Optimizer 등에 의해 Voltage Regultor를 제어하게 된다.




그림 3 SVC 제어시스템의 주요부  
Fig. 3 Main part of the SVC control system

### 3.2 제어시스템 주요부

앞에서 언급한 SVC 제어시스템의 주요부분을 분석하여 제어시스템의 핵심부분을 블록도 형태로 나타내면 그림 3과 같다. 그림 3에서 특정적인 부분은 2개의 이중 제어 루프로 구성되어 있다는 것이다. 안쪽의 루프는 서셉턴스 지령치에 대하여 측정된 서셉턴스에 상응하는 오차신호를 출력하며, 수 ms 정도의 시정수를 가지는 아주 빠른 폐루프이다. 바깥쪽 루프는 수초 정도의 느린 동특성을 가지는 폐루프로서, SVC가 운전여유를 가지고 서서히 SVC를 영점 부근에서 동작하도록 되돌리는 기능(slow suscepance control)을 한다. 그림에서 각각의 적분기 블록은 단순화하여 표현하였다. 그림에서는 나타내지 않았지만 각 적분기의 상한과 하한은 시스템의 조건에 따라 수시로 변화할 수 있도록 추가적인 제어 블록에 연결되어 있다[5]. 제어시스템으로 입력되는 값은 전압 지령치(그림3에서의 VREF\_VALUE)와 서셉턴스 지령치(그림3에서의 BREGREF\_VALUE)로서 운전자로부터 입력된다.

### 4. EMTDC 모델라이브리리 구현

서대구 SVC 제어시스템의 소프트웨어 부분은 ABB사에서 자체 개발된 HiDraw라는 프로그램으로 되어 있으며, EMTDC와 유사하게 심벌 라이브러리(Symbol library)의 조합으로 시스템을 전기회로 및 로직으로 구현할 수 있게 되어 있다. 이 심벌 라이브러리는 EMTDC에서 기본적으로 제공되는 라이브러리와는 차이가 있기 때문에 EMTDC 모델을 구현하기 위해서 라이브러리를 직접 제작하거나 편리성을 위해 파라미터의 입출력 관계를 수정해야 한다. 제어시스템의 분석 결과로부터 EMTDC 모델을 위해 필요한 라이브러리를 구축하였다. 개발된 라이브러리는 그림 4에 표시되어 있으며 각각 RAMP, Larger or less than, 적분기, One-or-more sample Delay, simulation sample Delay, 히스테리시스, One-Shot Pulse, On-Delay, Off-Delay 등이다.




그림 4 개발된 EMTDC 모델 라이브러리  
Fig. 4 Developed EMTDC model library

### 5. 개발된 SVC 모델

개발된 서대구 SVC의 EMTDC 모델은 아주 방대하여 모든 부분을 기술하기 어려우므로 특정적인 주요한 부분인 전압조정기, 배분로직, 이득감시 및 최적화부등에 대하여 기술한다.

#### 5.1 전압 조정기 (Voltage Regulator)

제어시스템의 핵심적인 부분으로 그림 5에서와 같이 입력된 기준전압(VREFTOT)과 측정전압(VRESPTO)의 차를 감출하여  $(V_{ref} - X_{SL} I_{SVC}) - V$ 로 표현되는 오차(DELTA V)를 발생시키고 그 값을 적분기를 통해 BREF로 출력한다. SLOPE는 SVC 제어체 특성 리액턴스로서  $X_{SL}$ 을 의미하며 VREFTOT는  $V_{ref}$ , VRESP는  $V$ , ISVC는  $I_{SVC}$ 를 나타낸다.

REALATGN는 이득감시부(Gain Supervisor)에서 전달되는 신호로서 BREF의 진동이 심하게 발생하면 감소하여 적분기의 이득을 줄이는 역할을 한다. 수동모드로 동작시 BREF 값은 MANREF 값으로 고정되며 MANREF 값은 운전자 조작 패널에서 지정할 수 있다. REGMAXL, REGMINL 신호는 BREF의 크기를 제한하는 역할을 한다.




그림 5 전압 조정기 주요부

Fig. 5 Main part of the voltage regulator

## 5.2 배분로직 및 점호각 신호 변환부

배분로직부는 전압 조정기에서 검출된 BREF을 입력으로하고 그 값에 따라 TSC의 투입 여부를 결정하게 되고 허스테리시스를 두어 TSC의 과도한 투입 또는 제거를 방지하는 역할을 한다.

점호각 신호 변환부는 BREF값을 TCR 싸이리스터의 점호각  $\alpha$ 값으로 변환되어 전압을 유지시키게 한다. BREF의 값이 양의 값을 가지면 제어하고자 하는 전압이 낮음을 의미하므로 전압을 높이려는 제어 동작이 이루어진다. 즉, TCR의  $\alpha$ 각을 증가시켜 인덕터성분을 감소시키거나 TSC를 투입하거나 외부뱅크의 인덕턴스 뱅크 제거나 커페시터뱅크를 투입하게 한다. 아래 그림과 같이 BREF값을 따라 NEWL1AB를 -1에서 0값으로 변환한다. 이 때  $\alpha$ 값은 -1일 때  $90^\circ$ 로 0일 때  $180^\circ$ 로 설정된다.

## 5.3 Gain supervisor 와 Gain Optimizer

Gain Supervisor는 폐루프 전압의 안정성을 감시하는 기능으로 그림 7에서 BREFOSC와 GAINOSC를 통해 BREF의 진동을 감지하게 되며 일정값 이상의 진동이 감지되면 RELATGN 값을 줄여서 전압 Regulator의 적분기 이득을 감소시켜 BREF를 진동을 줄이며 그 상태를 Gain Optimizer에게 REDUCGN신호를 통해 알리는 기능을 한다.




그림 6 배분로직 및 신호 변환부 주요부

Fig. 6 Main part of the distribution logic and signal conversion

Gain Optimizer는 적분기의 이득이 감소하게 되면 Gain Supervisor에서 REDUCGN 신호를 입력받게 되고 일정시간(2000초)이 지난 후 안정된 상태에서 전압 Regulator에 외란(VDIST)을 발생시켜 감소된 이득을 서서히 증가시키는 역할을 한다.




그림 7 이득감시부의 주요부

Fig. 7 Main part of the gain supervisor

## 6. 시뮬레이션 및 검증

개발된 서대구 SVC의 제어시스템의 EMTDC 모델의 검증을 위하여, 개발된 EMTDC 모델을 이용한 시뮬레이션 결과와 ABB에 의해 제공된 TNA 테스트 결과를 비교하였다. 다음과 같이 ABB에서 제공된 13가지의 TNA 테스트 항목을 비교하여 개발된 모델이 목적으로 하는 현상을 잘




그림 8 시스템 구성

Fig. 8 System configuration

해석할 수 있음을 보였다[5]. 본 논문에서는 이중 V-I Diagram, Gain Supervisor, Gain Optimizer 만을 나타내었다. 각각의 경우 시뮬레이션 time step은  $50(\mu\text{sec})$ 로 설정하였다. 시뮬레이션을 위한 시스템 계통은 그림 8과 같이 기준값은  $S_{\text{BASE}}=100\text{MVA}$ ,  $V_{\text{BASE}}=345\text{kV}$ 이다. 전원전압을  $345\text{kV}$ 로 설정하였고 부하단에 SVC가 병렬로 연결되어 있다.

- |                             |                   |
|-----------------------------|-------------------|
| 1) START & STOP             | 2) BREFDI & BSVCT |
| 3) VREFSVC                  | 4) V-I Diagram    |
| 5) Gain Supervisor          | 6) Gain Optimizer |
| 7) Loss of VRESP            | 8) Slow BREG      |
| 9) TCR Limit                | 10) USEC Limit    |
| 11) Over Voltage            | 12) Under Voltage |
| 13) Secondary Under Voltage |                   |

시뮬레이션 결과와 TNA 테스트 결과의 오차는 다음과 같은 원인에 기인한다.

- 1) 시뮬레이션에 이용된 서대구 변전소 주위의 환경과 TNA 테스트에 사용된 것이 상이하다. TNA 테스트에 사용된 서대구 모선의 단락용량과 부하구성등에 대한 정보가 부족하여 본 연구에서는 테브난 임피던스를  $X_{\text{th}}=0.07 \text{ p.u.}$ ,  $R_{\text{th}}=0.003 \text{ p.u.}$ 로 두고 역률  $\text{PF} = 0.9$ 인 일정임피던스로 가정하여 부하용량  $P = 34.67[\text{MW}]$ 로 설정하였다.
- 2) 서대구 SVC의 제어시스템에 포함된 각종 제어기 파라미터 중 하드웨어적으로 처리되는 스위칭과 샘플링 간격 같은 파라미터 값들을 추정하여 사용하였다.
- 3) EMTDC 모델로 구현할 필요가 없다고 판단되는 냉각장치등의 기기는 생략함으로써 작동 시퀀스의 일부가 달라졌다.
- 4) TNA 테스트는 디지털 시뮬레이션에 비해 감쇄비가 높게 측정되는 것으로 알려져 있어 실제계통에 비하여 여러 가지 특성이 일치하지 않을 수 있다.

### 6.1 SVC의 V-I 특성 곡선

그림 9는 SVC의 V-I 특성 곡선에서 slope를 2%로 설정한 경우의 TNA 테스트 결과이다. 그림 10은 개발된 모델의 시뮬레이션 결과이다. 그림에서 보듯이 TNA TEST와 제작된 시스템의 시뮬레이션 결과가 정확히 일치함을 볼 수 있다(TNA TEST그림은 실제 오실로스코프를 통해 얻은 결과를 출력한 그림이며 각 축에 인쇄된 단위는 임의로 설정된 값으로 각 신호의 단위와 일치하지 않는다. 측정자가 손으로 쓴 단위가 기준이 된다).

### 6.2 Gain Supervisor

그림 11의 이득 감시부(gain supervisor)의 TNA 테스트 결과에서 보듯이 위에서 세 번째 신호인 VREG\_GAIN 값을 증가시키면 BREF신호가 진동현상을 보인다. 진동의 범위가 일정한 값을 넘을 때 제어시스템은 RELATIVE-GAIN 신호를 감소시키며 그 상태를 나타내는 REDUCED-GAIN이 TRUE된다. 그림 12에서 보듯이 제작된 시스템의 동작 역시 같은 방식으로 동작함을 볼 수 있다.




그림 9 V-I 특성곡선의 TNA 테스트 결과

Fig. 9 TNA test results of V-I characteristics




그림 10 V-I 특성곡선의 EMTDC 시뮬레이션 결과

Fig. 10 simulation results of V-I characteristics

### 6.3 Gain Optimizer

그림 13은 이득 최적화부의 TNA 테스트 결과이다. 그림 13을 보면 Gain Supervisor에서 REDUCED\_GAIN이 감지된 후 BREF가 일정 시간(실제 시스템은 2000초이나 Gain Optimizer의 동작을 관찰하기 위해 10초로 설정되었다)이 지난 후 안정된 상태가 되면 외란 신호 VDIST가 일정 간격으로 발생되며 감소된 RELATIVE\_GAIN 값을 서서히 증가시키는 것을 볼 수 있다. 그림 14는 EMTDC 시뮬레이션 결과로서 그림에서 보듯이 제작된 시스템의 동작도 같은 방식으로 동작함을 볼 수 있다.




그림 11 Gain supervisor의 TNA 테스트 결과

Fig. 11 TNA test results of the gain supervisor




그림 12 Gain supervisor의 시뮬레이션 결과

Fig. 12 Simulation results of the gain supervisor




그림 13 Gain optimizer의 TNA 테스트 결과

Fig. 13 TNA test results of the gain optimizer




그림 14 Gain optimizer의 EMTDC 시뮬레이션 결과

Fig. 14 simulation results of the gain optimizer

## 7. 결 론

본 논문에서는 서대구 SVC의 제어시스템을 분석하여 상세한 제어 및 보호제어기능을 표현할 수 있는 시뮬레이션 모델을 개발하였다. 세부적인 보호기능들도 자료가 허용되는 한도에서 최대한 모델링 하였으며, ABB에 의해 제공된 모든 TNA 검사결과와 시뮬레이션 결과를 비교함으로써 개발된 모델의 타당성을 검증하였다. 개발된 모델은 운전원들의 교육 및 SVC의 계통 과급효과를 검토하기 위한 기본 시뮬레이션 모형으로 활용될 수 있다.

### 감사의 글

본 연구는 2000년도 한국과학재단의 목적기초연구 지원사업에 의하여 이루어진 연구로서, 관계부처에 감사 드립니다.(과제관리번호 R01-2000-00269)

### 참 고 문 현

- [1] T.J.E. Miller, Reactive Power Control in Electric Systems, John Wiley & Sons, 1982.
- [2] CIGRE Working Group 38-01 : Task Force No. 2 on Static Var Compensators, 1986.
- [3] IEEE Special Stability Controls Working Group, "Static Var Compensator Models for Power Flow and Dynamic Performance Simulation", IEEE Trans. on Power Systems, Vol. 9, pp. 229-240, 1994.2.
- [4] ABB, Seo-Daegu SVC Training Manual, 1999
- [5] 손광명, "KEPS를 위한 SVC 제어시스템 모델링 및 설계기술 개발", 죄종보고서, LG 산전, 2001.
- [6] 손광명, 김동현, 이태기, 장길수, 윤용범, 이진, "서대구 SVC(Static Var Compensator)", 전기학회지, 2001.7.

## 저 자 소 개

### 손 광 명(孫 光 明)

전기학회지 제50권 제 7호 참조  
Tel:051)890-1671  
E-Mail: kmson@dongeui.ac.kr

### 김 동 현(金 東 賢)

전기학회지 제50권 제 7호 참조  
E-mail: dhkim230@keri.re.kr

### 이 태 기(李 泰 基)

전기학회지 제50권 제 7호 참조  
Tel:051)890-1665  
E-Mail: tglee@dongeui.ac.kr

### 장 길 수(張 吉 淹)

전기학회지 제50권 제 7호 참조  
Tel: (02) 3290-3246  
E-mail: gjang@elec.korea.ac.kr

### 윤 용 범(尹 用 篓)

전기학회지 제50권 제 7호 참조  
Tel: 042) 865-5851  
E-Mail : ybyoon@kepri.re.kr

### 이 진(李 鑑)

전기학회지 제50권 제 7호 참조  
Tel : 043) 261-6500  
E-Mail: jinlee@lgis.com