

논문 15-3-1

고내압 특성을 위한 진성영역과 트렌치 구조를 갖는 베이스 저항 사이리스터

A Novel Trench Electrode BRT with the Intrinsic Region for Superior Electrical Characteristics

강이구, 성만영

(Ey Goo Kang and Man Young Sung)

Abstract

In this paper, we have proposed a novel trench electrode Base Resistance Thyristor(BRT) and trench electrode BRT with a intrinsic region. New power BRTs have shown superior electrical characteristics including the snab-back effect and the forward blocking voltage more than the conventional BRT. Especially, the trench electrode BRT with the intrinsic region has obtained high blocking voltage of 1600V. The blocking voltage of conventional BRT is about 400V at the same size. Because the breakdown mechanism of the BRT is the avalanche breakdown by impact ionization, the trench electrode BRT with intrinsic region has suppressed impact ionization, effectively. If we use this principle, we can develop a super high voltage power device and it applies to another power device including IGBT, EST and etc.

Key Words : Trench electrode, Intrinsic region, Forward blocking voltage, Snab-back, High blocking voltage

1. 서 론

전력 반도체 소자의 정격은 일반적으로 두가지로 구분할 수 있는데, 첫 번째는 소자가 제어할 수 있는 최대의 전류밀도 혹은 전류이다. 그리고 나머지 하나는 순방향모드에서 소자를 턴 오프 하였을 때 견딜 수 있는 순방향 항복전압으로 표시한다.

전력반도체 소자인 IGBT와 같은 경우는 래치 앤 전류밀도와 순방향 항복전압으로 그 정격을 표시하며, EST의 경우에는 최대 전류제어밀도와 순방향 항복전압으로 나타낸다. 그리고 BRT에서도 최대제어밀도와 순방향 항복전압으로 그 정격을 나타낸다[1-3]. 그런데 EST와 BRT는 IGBT와는 달리 순방향 동작

시에 트랜지스터 방식의 구동을 한 후 사이리스터를 도통시키는 원리를 이용하므로 트랜지스터의 큰 온-저항과 사이리스터의 작은 온-저항 간의 차이에 의한 스냅-백 현상이란 독특한 현상이 존재한다. 이러한 스냅 백 현상이 늦게 발생하게 되면, 순방향 전압강하가 높아지게 되어 소자에서의 전력소모가 많이 발생하게 된다. 따라서 BRT소자의 경우에는 최대전류제어밀도, 낮은 스냅백 전압과 전류밀도 그리고 순방향 항복내압을 고려해서 최적으로 설계해야 한다[4-6]. 최대전류제어밀도와 낮은 스냅백 전압과 전류밀도특성은 구조의 개선으로 많은 향상을 가져왔지만 순방향 항복내압은 많은 발전을 이루지 못한 실정이다.

따라서 본 논문에서는 스냅-백을 억제함과 동시에 기존의 범용 소자에 비해 우수한 항복특성을 갖는 진성영역이 존재하는 트렌치[7] 전극형 BRT를 제안하고자 한다. 또한 이 소자의 타당성을 검증하기 위

고려대학교 전기공학과

(Fax: 02-921-1325, E-mail : semicad@korea.ac.kr)

2001년 10월 10일 접수, 2001년 11월 23일 1차 심사완료,
2001년 12월 10일 2차 심사완료

해 2차원 소자 시뮬레이터인 MEDICI를 이용하여 소자의 전기적인 특성을 분석·고찰하였다.

2. 소자의 구조 및 동작

그림 1은 기존의 범용 수직형 BRT구조와 제안된 수직 진성영역이 있는 트렌치 전극형 BRT구조를 나타내고 있다. 그리고 표1에서는 소자의 설계 파라미터를 나타내고 있다.

본 논문에서 제안된 소자는 항복내압을 증가시키고 자 캐소드 전극과 게이트 전극의 구조를 트렌치 형으로 대체하였다. 따라서 순방향 동작원리는 기존의 소자와 같다. EST의 순방향 동작은 게이트에 문턱전 압보다 큰 전압을 인가하면서부터 시작된다. 전자는 n+ 에미터에서 출발하여 n+ 캐소드 영역 다시 n- 채널을 거쳐 n- 드리프트 영역으로 주입된다. 주입된 전자는 pnp 트랜지스터의 베이스 전류로써 주입되어 트랜지스터를 구동시킨다. 그 결과 p+ 애노드로부터 홀들이 주입되어 n- 드리프트 영역을 거쳐 p- 베이스 영역에 도달된다. 도달한 홀들은 p- 베이스영역과 n+ 캐소드 영역간의 전위장벽을 넘지 못하고 p- 베이스내에서 수평방향으로 흘러 캐소드 전극으로 빠져 나간다.

이와같이 BRT는 초반에는 트랜지스터 방식으로 도통되므로 온 저항이 크게 나타난다. 애노드 전압이 점진적으로 증가하면, p+ 애노드 영역으로부터 홀 주입량이 증가하여 p- 베이스 영역에 도달하는 홀이 증가한다. 이러한 홀 전류가 흐르면 p- 베이스 내의 수평저항 성분에 의하여 수평경로상의 전압강하가 나타나고 p- 베이스영역과 n+ 캐소드 영역사이의 접






그림 1. 소자의 구조 (a) 기존의 수직형 BRT (b) 제안된 수직형 트렌치 전극형 BRT (c) 진성영역이 존재하는 수직형 트렌치 전극형 BRT.

Fig. 1. The structures of the conventional and the proposed trench electrode BRTs (a) the conventional BRT (b) the proposed trench electrode BRT (c) the proposed trench electrode BRT with the i-region.

합에 순방향 전압을 가한 것과 같은 효과를 얻게 된다. 홀전류가 증가하면 접합사이의 전위는 0.7V에 도달하게 되고, p- 베이스/n+ 캐소드 접합은 순방향으로 도통하게 되고, npn 트랜지스터가 도통된다. 이때 소자는 사이리스터 방식으로 동작하고, 낮은 온 저항을 보이게 된다.

표 1. 시뮬레이션을 위한 소자의 설계 파라미터.

Table 1. Design parameter for simulation.

	너비	깊이	농도
n 드리프트 영역	40 μm	55 μm	$1 \times 10^{14} \text{ cm}^{-3}$
n+ 캐소드	10 μm	0.5 μm	$1 \times 10^{21} \text{ cm}^{-3}$
p-베이스 영역	22 μm	2.5 μm	$1 \times 10^{16} \text{ cm}^{-3}$
p+ 캐소드 영역	8 μm	3.5 μm	$1 \times 10^{18} \text{ cm}^{-3}$
p+ 애노드 영역	40 μm	1.5 μm	$1 \times 10^{21} \text{ cm}^{-3}$
n+ 베퍼	40 μm	3.0 μm	$1 \times 10^{18} \text{ cm}^{-3}$
트렌치 산화막	5 μm	6 μm	
전극 산화막	40 μm	1000 Å	
게이트 산화막		500 Å	
채널길이	5 μm		

이러한 두 동작 방식간의 온-저항의 차이에 의해 부저항 영역을 포함하는 스냅 백 영역이 발생한다. 사이리스터의 응용시 문제가 되는 이러한 스냅 백을 억제하기 위해서는 동작의 전이가 일어나는 스냅 백 전류가 감소되어야 한다. 스냅 백 전류를 감소시키기 위해서는 낮은 애노드 전류 조건에서도 p- 베이스/n+ 플로팅 접합에 0.7V가 인가되도록 큰 수평 저항 성분을 구현해야 한다.

수평저항을 증가시키기 위해서는 소자의 설계시 p- 베이스 농도를 낮추거나 p- 베이스 수평 길이를 길게 설계하는 방법이 많이 이용된다. 그러나 베이스 농도를 낮출 경우에는 게이트 하단의 채널을 형성하는 문턱전압이 낮아지게 된다. 그러나 스냅 백 현상에 대해서는 그동안 많은 연구가 이루어져 어느 정도 상당한 개선을 이루었다고 판단되며, 본 논문은 항복특성의 개선에 초점을 맞추었다. 순방향 항복전압은 게이트에 0V의 전압을 인가한 상태에서 애노드 전극과 캐소드 전극에 순방향으로 전압을 걸어주었을 때 소자가 견딜 수 있는 전압을 의미한다.

제안된 구조들의 경우는 모든 전극이 트렌치 구조로 형성되었기 때문에 소자의 내부에 걸리는 전계가 형성된 트렌치 산화막에 집중된다. 따라서 기존의 구조보다 항복전압을 크게 유지할 수 있으며, 또한 흘전류가 흐르는 길이가 짧아지게 되어 스냅 백 전류-전압이 낮아지는 부수적인 효과를 가져올 수 있었다.

또한 그림 1(c)의 경우는 소자내에 진성영역이 존재하는 구조인데, 그림에서 나타낸 바와 같이 그림 1(c)와 같은 경우는 n 드리프트 영역 위에 진성영역을 둔 경우이다. 일반적으로 전력소자의 항복특성에 대한 메카니즘은 편치스루 항복과 이온들의 충돌에

의한 눈사태 항복이 일반적인데 위와 같은 구조의 BRT는 편치스루 항복이 일어나기 전에 먼저 충돌이온화 현상에 의해 항복이 일어나고 있다. 이와 같은 문제점을 해결하기 위하여 그림 1(c)와 같은 구조를 제시하게 되었으며, 제안된 구조에 의하여 기존의 구조보다 우수한 스냅백 특성을 유지함과 동시에 상당히 우수한 항복특성을 얻을 수가 있었다.

3. 시뮬레이션 결과 및 고찰

그림 2는 소자의 깊이가 70 μm 일 때 기존의 범용소자와 제안된 소자들의 순방향 전도특성을 나타낸 것이다. 그림에서 나타난 바와 같이 소자들 모두 기생사이리스터에 의한 래치업 특성을 같지만 소자의 동작속도와 소모전력에 영향을 미치는 스냅백 특성은 다르다. 제안된 소자들 모두 기존의 범용소자에 비해 우수한 스냅백 특성을 보이고 있는데, 범용소자의 경우 1.7V정도에서 스냅백 특성이 나타나는 반면에, 제안된 소자들은 0.9 ~ 1.1V 정도의 스냅백 전압을 나타내고 있다. 이러한 현상이 나타나는 것은 제안된 소자의 경우 모든 전계가 트렌치 산화막쪽으로 집중하게 되고 그 결과 그 부근에서 강한 전계에 의한 캐리어의 주입이 기존의 소자에 비해 빠르기 때문이라고 판단되며, 동시에 스냅백 전류밀도도 커지게 된다. 그리고 제안된 소자들 중에서도 진성영역이 없는 소자가 그 영역이 있는 소자에 비해 캐리어가 많으므로 스냅백 현상이 0.2V정도의 차이를 두고 빠르게 형성되는 것을 알 수 있다.




그림 2. 기존의 범용소자와 제안된 소자들의 I-V 특성 (소자의 깊이=70 μm).

Fig. 2. The I-V characteristics of the conventional BRT and the proposed BRTs (The depth of devices=70 μm).

그림 3은 범용소자에 진성영역을 설정하여 진성영역이 존재하는 제안된 소자와 순방향 전도 특성을 비교한 그림이다. 예상한대로 캐리어의 수가 적어지기 때문에 범용소자는 상당히 큰 애노드 전압에서 스냅 백 현상을 발생시키고 있는 것을 알 수 있다. 그림 4는 진성영역의 깊이에 따른 순방향 전도 특성을 비교한 것으로서 깊이에 따라 스냅 백 전압은 점점 증가하고는 있지만, 애노드 전압에 따라 큰 차이를 보이지 않고 있어, 제안된 구조에 진성영역을 설정하여도 순방향 전도 특성에 나쁜 영향을 끼치지 않는 것으로 판단된다.




그림 3. 진성영역이 존재하는 기존의 범용소자와 제안된 소자의 I-V 특성(소자의 깊이=70 μm).

Fig. 3. The I-V characteristics of the conventional BRT with the intrinsic region and the proposed BRT with the intrinsic region (The depth of devices=70 μm).




그림 4. 진성영역의 깊이에 따른 제안된 소자의 I-V 특성 (소자의 깊이=70 μm).

Fig. 4. The I-V characteristics of the proposed BRTs according to the depth of intrinsic region (The depth of devices=70 μm).

그림 5는 기존의 범용소자와 제안된 소자들의 순방향 항복특성을 보여주고 있다. 기존의 범용소자는 400V에서 항복현상을 보여주는 반면, 진성영역이 없는 트렌치 전극형 소자는 700V정도에서 항복현상이 발생되고 있다. 이는 소자에 분포하는 전계가 트렌치 산화막층에 집중하게 되어 항복현성이 늦게 발생하였다. 항복현성이 충돌 이온화 현상에 의한 눈사태 항복 메카니즘에 의해 일어난다고 판단되어 제안된 소자에 진성영역을 설정하여 측정한 결과 소자의 깊이가 70 μm 임에도 불구하고 1000V정도의 내압을 얻을 수가 있었다.




그림 5. 기존의 범용소자와 제안된 소자의 순방향 항복특성(소자의 깊이=70 μm).

Fig. 5. The forward blocking characteristics of the conventional BRT and the proposed BRTs (The depth of devices=70 μm).




그림 6. 진성영역이 존재하는 범용소자와 제안된 소자의 순방향 항복특성(소자의 깊이=70 μm).

Fig. 6. The forward blocking characteristics of the conventional BRT with the intrinsic region and the proposed BRT with the intrinsic region (The depth of devices=70 μm).

그림 6은 진성영역이 존재하는 범용소자와 제안된 소자의 항복특성을 비교한 것으로서, 제안된 소자보다는 낮지만 범용소자 또한 550V까지 개선시킬 수가 있었다. 이와 같은 결과로 볼 때, 고내압을 유지하기 위해 파워 BRT 소자에 진성영역은 매우 효율적인 구조라고 판단된다.

그림 7은 소자의 깊이가 70 μm 일 때 진성영역의 깊이에 따른 순방향 항복특성을 비교한 그림이다. 이 구조에서는 진성영역의 깊이가 70 μm 일 때 즉, n 에피층을 모두 진성영역으로 대체하였을 경우, 순방향 항복전압이 가장 높은 것으로 나타났는데, 이는 소자의 항복을 지배하는 메카니즘이 눈사태 항복이기 때문에 이와 같은 결과가 나온 것으로 판단된다. 일반적으로 항복전압을 크게 하기 위해서 사용되는 방법이 소자의 크기를 크게 하는 것인데, 본 논문에서는 단순히 진성영역의 설정만으로 소자의 크기를 조절하지 않으면서 1000V정도의 높은 내압을 얻을 수가 있었다.

그림 8에서 항복전압을 1000V이상 높이기 위해 소자들의 깊이를 200 μm 로 설계하여 순방향 전도특성을 측정하였다. 소자의 깊이를 깊게 설계하면 애노드에서 주입된 훌들이 캐소드 영역으로 늦게 주입되어 스냅-백 현상이 높은 전압에서 발생하게 되므로 동작이 지연되게 된다. 기존의 범용소자는 6.0V의 전압에서 스냅 백 현상을 보이고 있어 소자의 크기를 크게 하면 항복전압은 증가하겠지만 소자 동작의 관점에서 보면, 스냅 백 현상이 늦게 발생하게 되어 상당




그림 7. 진성영역의 깊이에 따른 제안된 소자의 순방향 항복특성(소자의 깊이=70 μm).

Fig. 7. The forward blocking characteristics of the proposed BRTs according to the depth of the intrinsic region (The depth of devices =70 μm).

히 좋지 않은 결과를 가져올 것으로 판단된다. 그리고 진성영역이 없는 트렌치 전극형 BRT소자는 스냅 백 전압이 1.6V로서 소자의 깊이 70 μm 일 때와 비교하여 큰 차이를 보이지 않고 있는 상당히 우수한 특성을 보여주고 있다. 이와 같은 현상은 애노드와 캐소드 전극에 인가하는 전압에 의해 생성되는 전계가 거의 대부분 트렌치 산화막에 집중하게 되고, 이러한 강한 전계에 의해 전극으로 캐리어가 빠르게 주입되기 때문에 소자의 깊이와는 크게 관련이 없을 것으로 사료된다. 진성영역이 존재하는 트렌치 전극형 BRT 소




그림 8. 기존의 범용소자와 제안된 소자들의 I-V 특성(소자의 깊이=200 μm).

Fig. 8. The I-V characteristics of the conventional BRT and the proposed BRTs (The depth of the devices=200 μm).




그림 9. 진성영역이 존재하는 기존의 범용소자와 제안된 소자의 I-V 특성(소자의 깊이=200 μm).

Fig. 9. The I-V characteristics of the conventional BRT with intrinsic region and the proposed BRT with intrinsic region (The depth of the devices=200 μm).

자는 트렌치 전극형 구조를 갖고는 있지만 드리프트 층의 캐리어의 부족으로 인하여 애노드 전압 4.5V에서 스냅 백 현상을 보이고 있다. 그림 9는 진성 영역이 존재하는 기존의 범용 소자와 제안된 소자의 순방향 전도특성을 나타내고 있다. 범용소자에 진성영역을 설정하였을 경우, 스냅 백 전압도 높아지지만, 기생 사이리스터에 의한 래치 업 현상도 제안된 소자보다 작은 전류밀도에서 발생하여 순방향 전도 특성에 좋지 않은 영향을 끼친다는 것을 알 수 있었다.

그림 10는 소자의 깊이가 200 μm 일 때 각 소자들의 순방향 항복 모드에서 전기적인 특성을 나타내고 있다. 기존의 범용소자는 소자의 깊이가 70 μm 일 때와 같은 400V에서 항복현상을 보이고 있다. 항복메카니즘이 편치 스루 항복이라면 소자의 깊이가 커질수록 항복전압이 높아질 것으로 판단되었지만, 소자의 깊이와 상관없이 항복전압이 일정한 것으로 미루어 보면, 소자의 항복 메카니즘은 충돌 이온화 현상에 의해 항복이 발생하는 것으로 판단된다. 진성영역이 없는 트렌치 전극형 BRT 소자 또한 이러한 항복메카니즘으로 인하여 소자의 깊이가 70 μm 일 때와 같이 760V 정도의 항복전압을 보이고 있다. 그러나 진성영역이 존재하는 트렌치 전극형 BRT 소자는 드리프트 층에 진성영역을 설정하였기 때문에 충돌이온화 현상이 늦어져서 항복전압이 기존의 소자에 비해 4배나 높은 1600V의 항복전압을 보여주고 있다. 이와 같은 결과를 미루어 볼 때 소자의 항복 메카니즘은 충돌 이온화 현상에 의한 눈사태 항복이라고 사료되며, 소자의 내압을 높이기 위한 진성영역의 설정은 매우 효과적이라고 판단된다.




그림 10. 기존소자와 제안된 소자들의 순방향 항복 특성 (소자의 깊이 200 μm).

Fig. 10. The forward blocking characteristics of the conventional BRT and the proposed BRTs (The depth of the devices=200 μm).

이러한 진성영역의 효과를 증명하기 위해 기존의 범용 소자의 드리프트 층에 진성영역을 설정하여 제안된 트렌치 전극형 BRT 소자와 항복특성을 비교한 것이 그림 11이다. 범용소자 또한 설정하기 전의 400V 보다 2배이상 개선된 1050V 정도의 높은 항복전압을 나타내고 있다.

그림 12은 진성영역의 설정에 따른 항복특성을 구




그림 11. 진성영역이 존재하는 기존의 범용소자와 제안된 소자의 순방향 항복특성(소자의 깊이=200 μm).

Fig. 11. The forward blocking characteristics of the conventional BRT with the intrinsic region and the proposed BRT with the intrinsic region (The depth of the devices =200 μm).




그림 12. 진성영역의 깊이 따른 제안된 소자의 순방향 항복특성(소자의 깊이=200 μm).

Fig. 12. The forward blocking characteristics of the proposed BRTs according to the depth of the intrinsic region (The depth of devices=200 μm).

체적으로 알아보기 위해 진성영역의 깊이에 따른 제안된 소자의 항복전압을 나타낸 것이다. 여기에서 진성영역의 깊이에 따라 무한정 항복전압이 증가하는 것이 아니라 임계 깊이를 넘으면 다시 항복전압이 감소하는 현상을 볼 수 있다. 그림에서 나타낸 것처럼 진성영역의 깊이가 $66\mu\text{m}$ 일 때는 1600V의 항복전압을 보이다가 깊이가 드리프트 전체의 길이에 해당하는 $196\mu\text{m}$ 일 때는 다시 1000V 정도로 감소하였다.

이와 같은 현상은 항복메카니즘이 충돌 이온화 현상에 의한 눈사태 항복이 지배하다가 진성영역이 차지하는 깊이가 임계깊이보다 높게 설정하여 애노드에 전압을 인가하게 되면, 드리프트 영역대신에 설정된 진성영역에는 역방향 전압이 걸리게 되고, 진성영역의 농도가 n- 영역보다 농도가 현저히 낮기 때문에 공핍층이 빠르게 진행하게 되어 충돌 이온화에 의한 눈사태 항복이 일어나기 전에 먼저 펀치스루 항복이 일어나게 된다. 이와 같은 메카니즘에 의해 항복전압은 감소되는 것으로 판단된다.

4. 결 론

본 논문은 파워 BRT 소자의 내압을 비롯한 전기적인 특성을 개선하기 위해 두 가지 형태의 새로운 구조를 제안하였다. 우선 내압과 스냅 백 특성을 개선하기 위하여 트렌치 전극형 BRT 소자를 제안하였고, 두 번째는 소자의 높은 내압을 얻기 위해서 진성영역이 설정된 트렌치 전극형 BRT 소자를 제안하였다. 제안된 소자들은 모두 기존의 소자에 비해 우수한 전기적인 특성을 얻을 수가 있었으며, 특히 진성영역이 설정된 구조는 이제까지 제시되지 않았던 구조로서 눈사태 항복이 지배적인 파워 BRT 소자의 항복특성을 현저하게 개선할 수 있었다. 소자의 크기를 크게하지 않고도 단순히 진성영역의 설정만으로 기존 소자에 비해 4배 이상의 전압인 1600V의 고내압을 얻을 수가 있었다. 이러한 원리를 이용한다면 2000~3000V 이상의 초고압 BRT 소자를 개발할 수 있으며, 다른 파워 소자인 IGBT, EST 그리고 Thyristor 등에도 충분히 활용할 수 있을 것으로 판단된다.

감사의 글

본 논문은 과학기술부(2000-J-EH-01-B02)의 지원에 의해 수행된 일부임.

참고 문헌

- [1] D. S. Byeon, B. H. Lee, M. K. Han, and Y. I. Choi, "A base resistance controlled thyristor with the self-align corrugated p-base", ISPSD'98, p. 135, 1998
- [2] M. Nandakumar, B. J. Baligar, M. S. Shekar, S. Tandon, and A. Reismann, "A new MOS-gated thyristor structure with turn-off achieved by controlling the base resistance," IEEE Electron Device Letter, vol. 12, p. 227, 1991
- [3] M. S. Shekar, B. J. Baligar, M. Nandakumar, S. Tandon, and A. Reismann, "Characteristics of the emitter switched thyristor," IEEE Trans. Electron Devices, Vol. 38, p. 1619, 1991
- [4] 오재근, 변대석, 한민구, 최연익, "세그먼트 p-베이스를 이용한 수평형 이중 채널 EST", 대한전기학회, Vol. 48, No. 7, p. 540, 1999.
- [5] E. G. Kang, S. H. Moon, and M. Y. Sung, "Simulation of a novel lateral trench electrode IGBT with improved latch-up and forward blocking characteristics", Trans. on EEM, Vol. 2, No. 1, p. 32, 2001
- [6] 장이구, 성만영, "래치 업 특성의 개선과 고속 스위칭 특성을 위한 다중 게이트 구조의 새로운 LiGHT", 전기전자재료학회 논문지, Vol. 13, No. 5, p. 371, 2000
- [7] E. G. Kang and M. Y. Sung, "A novel EST with trench electrode to immunize snap-back effect and to obtain high blocking voltage", Trans. on EEM, Vol. 2, No. 3, p. 33, 2001