정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

다중 프로세서 시스템에서의 버퍼 및 공유 메모리 최적화 연구

A Study on Buffer and Shared Memory Optimization for Multi-Processor System

  • 김종수 (아주대학교 대학원 전자공학과) ;
  • 문종욱 (아주대학교 대학원 전자공학과) ;
  • 임강빈 (아주대학교 정보통신전문대학교) ;
  • 정기현 (아주대학교 전자공학부) ;
  • 최경희 (아주대학교 정보 및 컴퓨터 공학부)
  • Kim, Jong-Su (Dept.of Electronics Engineering, Graduate School of Ajou University) ;
  • Mun, Jong-Uk (Dept.of Electronics Engineering, Graduate School of Ajou University) ;
  • Im, Gang-Bin (Ajou University) ;
  • Jeong, Gi-Hyeon (Dept.of Electronics Engineering, Ajou University) ;
  • Choe, Gyeong-Hui (Dept.of Information Computer Engineering, Ajou University)
  • 발행 : 2002.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

고속 입출력 장치를 갖는 다중 프로세서 시스템은 데이터의 처리 성능 향상과 함께 입출력의 집중화에 따른 병목 현상을 줄여줄 수 있다. 이 때 프로세서간의 데이터 전송에 사용되는 공유 메모리는 그 구성과 이용 방법에 따라 시스템 성능에 많은 영향을 미치게 되는데, 본 논문에서는 공유 메모리의 사용방법을 비동기, 메일박스를 통한 인터럽트 전달인지 방식으로 설정한 후 버퍼 및 공유 메모리의 최적 사용량을 예측할 수 있는 모델에 대해 연구하였다. 시스템에 주어지는 입출력 데이터는 이더넷(IEEE 802.3) 망에 흐르는 패킷을 모델로 하며, 이의 대역폭과 burstiness(패킷의 집중화 정도)에 따른 메모리 사용 상황에 대해 살펴보았다. 고속 이더넷(Fast Ethernet) 환경 하에서 시뮬레이션 및 실험에 의해 시스템의 입출력 대역폭뿐만 아니라 패킷의 집중화 정도에 따라서도 버퍼 및 공유 메모리의 사용량이 달라지며, 두 메모리 사이의 사용량에 대한 상관관계가 성립될 수 있음을 알 수 있다.

Multi-processor system with fast I/O devices improves processing performance and reduces the bottleneck by I/O concentration. In the system, the Performance influenced by shared memory used for exchanging data between processors varies with configuration and utilization. This paper suggests a prediction model for buffer and shared memory optimization under interrupt recognition method using mailbox. Ethernet (IEEE 802.3) packets are used as the input of system and the amount of utilized memory is measured for different network bandwidth and burstiness. Some empirical studies show that the amount of buffer and shared memory varies with packet concentration rate as well as I/O bandwidth. And the studies also show the correlation between two memories.

키워드

참고문헌

  1. M. Morris Mano, 'Computer System Architecture,' 3rd Ed. Prentice-Hall, pp.489-512, 1993
  2. Sundar Iyer, 'Analysis of a Memory Architecture for Fast Packet Buffers, : 2001 IEEE Workshop on High Performance Switching and Routing, May, 2001 https://doi.org/10.1109/HPSR.2001.923663
  3. G. Gogniat and M. Auguin, 'Communication synthesis and HW/SW integration for Embedded System Design,' CODES/CASHE'98, 1998 https://doi.org/10.1109/HSC.1998.666237
  4. Juan Carlos Gomez, 'The CLAM Approach to Multithreaded Communication on Shared-Memory Multiprocessor : Design and Experiments,' IEEE Transactions on Parallel and Distributed Systems, Vol.9, pp.36-49, January, 1998 https://doi.org/10.1109/71.655241
  5. Motorola Inc., '860T Design Advisory 0.3,' www.mot-sps.com
  6. Samsung Inc., 'S3C4510B RISC Microcontroller,' www.samsungsemi.com
  7. Cypress, 'Understanding Asynchronous Dual-Port RAMs,' www.cypress.com/whitepaper/, 1997
  8. Raoul A.F. Bhoedjang, 'User level network interface protocols,' IEEE Computer, pp.53-61, November, 1998 https://doi.org/10.1109/2.730737
  9. Dave Dunning, Greg Regnier, 'The Virtual Interface,' IEEE Micro, pp.66-76, March/April, 1998 https://doi.org/10.1109/40.671404
  10. Janaki Akella, Daniel P. Siewiorek, 'Modeling and Measurement of the Impact of Input/Output on System Performance,' Computer Architecture Conference Proceeding, pp.390-399, 1992 https://doi.org/10.1145/115952.115991
  11. Zheng Wang, Jon Crowcroft, 'Analysis of Burstiness and Jitter in Multimedia Communications,' ACM SIGCOMM Symp., pp.13-19, 1993 https://doi.org/10.1145/166237.166239
  12. S. Fong, S. Singh, 'Modeling and Performance Analysis of Shared Buffer ATM Switches with HotSpot Pushout under Bursty Traffic,' Australian Telecommunication and Network Application Conference, Vol.2, pp.561-566, Dec., 1996
  13. Amr A.Awadallah, Chetan Rai, 'TCP-BFA : Buffer Fill Avoidance,' IFIP High Performance Networking Conference, September, 1998
  14. B. Ryu and S. Lowen, 'Fractal Traffic Models for Internet Simulation,' IEEE ISCC, July, 2000 https://doi.org/10.1109/ISCC.2000.860639
  15. 최건, 민상렬, 김종상, '공유 메모리 다중프로세서의 동기를 위한 효율적 메모리 접근 기법', 한국정보과학회논문지, Vol.20, pp.1377-1390, 1993
  16. 김영신, 권욱현, '공유 메모리를 통한 신뢰성 있는 데이터 교환 프로토콜', 전자공학회논문집, 제21권 제1호, pp.251-254, 1998
  17. '공유 메모리와 단일 버스로 구성되는 다중 프로세서의 하드웨어 성능분석', 한국정보과학회논문지, Vol.16, pp399-409, 1989