

## MOS 소자용 Silicon Carbide의 열산화막 생성 및 특성

오경영<sup>†</sup> · 이계홍 · 장성주\*

동신대학교 공과대학 세라믹공학과

\*동신대학교 대학원 물리과

### Characteristics and Formation of Thermal Oxidative Film Silicon Carbide for MOS Devices

K. Y. Oh<sup>†</sup>, K. H. Lee and S. J. Jong\*

Department of Ceramics, College of Engineering, Dongshin University

\*Department of Physics, Dongshin University

(2002년 1월 11일 받음, 2002년 4월 13일 최종수정본 받음)

**Abstract** In order to obtain the oxidation layer for SiC MOS, the oxide layers by thermal oxidation process with dry and wet method were deposited and characterized. Deposition temperature for oxidation layer was 1100°C ~ 1300°C by O<sub>2</sub> and Ar atmosphere. The oxide thickness, surface morphology, and interface characteristic of deposited oxide layers were measurement by ellipsometer, SEM, TEM, AFM, and SIMS.

Thickness of oxidation layer was confirmed 50nm and 90nm to with deposition temperature at 1150°C and 1200°C for dry 4 hours and wet 1 hour, respectively. For the high purity oxidation layer, the necessity of sacrificial oxidation which is etched for the removal of the defects on the wafer after quickly thermal oxidation was confirmed.

**Key words:** SiC, thermal oxidation, sacrifice oxidation

### 1. 서 론

반도체 산업은 Si을 비롯한 GaAs, InP 등과 같은 각종 화합물을 반도체 소재의 발전과 더불어 도약하였다.<sup>1)</sup> 특히 silicon은 자원이 풍부하고, MOS (Metal-Oxide-Semiconductor) 구조 소자의 Si-SiO<sub>2</sub>의 훌륭한 전기적 특성을 나타내고 있다.<sup>2)</sup> 그러나 다양한 시스템에서 요구되는 새로운 소자는 기존에 개발되어온 Si 반도체 소자와 달리 고온, 초고전류 및 전압, 심각한 방사환경 등과 같은 열악한 환경에서 사용되므로 새로운 소재를 이용한 소자의 개발이 절실히 요구되고 있다.<sup>2,3)</sup> 이러한 요구 조건을 만족시킬 수 있는 재료로 SiC가 있다. 열적 특성이 우수하고 화학적으로 안정하며, 물리적으로 강한 내환경 특성을 가진 SiC는 고온 고 출력 MOS 구조 소재로 기대되고 있다. 특히 SiC는 Si와 비교하여 열산화막의 형성을 약간 떨어지지만 비교적 특성이 우수한 MOS 구조 소자의 게이트 절연막을 형성할 수 있다는 것이다. 지금까지 SiC의 산화율을 비롯한 열산화막의 특성에 대하여 비교적 많은 연구가 이루어져 왔지만<sup>4)</sup> Si에 비하여 SiC에서의 SiO<sub>2</sub>성장에 관하여 명확한 결과가 밝혀진 바 없다. 특히 그 중에서 SiC 산화막의 불순물 유입에 의한 산화막의 특성 및 성장된 열산화막의 재현성 등과 같은 문제점들이 해결해야 할 과제로 남아있다. Si MOS 구조의 경우에 산화막에 존재하는 alkali ion이 MOS 구조 소자에 좋지 않은 영향을 미치는 것으로 알려져 있으며<sup>5)</sup>,

그 중에서도 절연막에서의 Na<sup>+</sup> ion의 거동에 대하여 많은 연구가 이루어졌다.<sup>6~8)</sup>

Goetzberger<sup>9)</sup>과 Nauta<sup>5)</sup> 등은 Si-SiO<sub>2</sub>계면, metal-SiO<sub>2</sub> 계면에서의 trap되어 방출되는 Na<sup>+</sup>이 mobile ion으로 작용한다고 보았고, MOS 구조에서의 mobile ion의 거동을 설명하여, 그에 따른 불안정성을 제안하였으며, 또한 SiO<sub>2</sub> 표면에서의 Na<sup>+</sup>의 중성화 현상도 제안하였다.<sup>8,10,10)</sup> 이러한 불안정성의 요인이 되는 Na<sup>+</sup>의 영향을 제거하기 위한 방법으로는 산화막 형성시 P를 첨가하여 PSG (phosphosilicate glass)를 형성시켜서 보호막으로 사용하는 방법과 silicon nitride를 입히는 방법 등을 제안하였다.<sup>11)</sup> 1970년대에 이르러서는 HCl, TCE (trichloroethylene) 등 염소화합물을 사용한 염소 열산화법이 제안되었다.<sup>12)</sup> 이와같이 Si MOS 구조 소자의 산화 공정 경우와 마찬가지로 SiC MOS 구조 소자 제작 공정 기술에 있어서 꼭 필요한 기본 공정 기술인 열산화막에 대한 체계적인 연구는 대단히 중요한 과제이다.

본 연구는 비교적 특성이 우수한 게이트 절연막을 형성할 수 있는 SiC 기판에 건식과 습식의 방법으로 각각 열산화막을 형성시키고, 열산화막 층의 mobile 이온을 감소시키기 위한 염소산화법을 적용해서 고품질의 SiO<sub>2</sub> 산화층을 제조여, 열산화막의 특성을 SEM, TEM, AFM, 및 SIMS 등을 이용하여 물리적으로 조사한 특성의 결과를 제시한 것이다.

† E-mail: kyoh@white.dsu.ac.kr

## 2. 실험 방법

### 2-1. 열산화막의 성장 조건 및 공정

#### 2-1-1. 열산화막 장치 및 기구

$\text{SiO}_2$  열산화막 생성을 위한 장치는 Fig. 1에 도식적으로 제시한 바와 같이 반응로, 가스 유량계, 단결정 기판 시료를 옮겨놓을 수 있는 시료대, 가열 맨틀로 되어 있다. 반응로는 수평형으로 내경 57 mm, 외경 60 mm, 길이 1000 mm 석영 관으로 구성되어 있다. 또한 반응관 내에 유입되는 가스유량은 가스 유량계를 사용하여 제어하였고, 불순물의 유입을 방지하기 위하여 stainless관 (sus 316)을 사용하였다. 반응로 입구에 가스의 예비가열 및 습식 산화시 수증기의 응집을 막기 위하여 band heater를 사용하였다.

제작한 성장장치의 열적 안정성 및 가스 유량의 원활한 조절을 위하여, 각 성장 온도 및 gas 유량에 대한 성장조건을 조사하고, 자체 제작한 반응장치의 온도 안정성은 1000 ~ 1300°C의 영역에서 ±2.5°C 이내로 하였으며  $\text{SiC}$ 의 열산화막 성장에 대한 신뢰성을 확인하였다.

#### 2-1-2. 출발 기판 및 열산화 조건

본 연구에서 사용한 출발 기판은 Cree Research Inc.의 n-type 4H, 6H-SiC (0001) Si-face 기판을 사용하였다. 열산화에 사용한 가스는 각각 5N급의 초고순도  $\text{O}_2$  및 Ar이며, 염소 공급 원료로는 TCE (trichloroethylene,  $\text{ClCH}_2\text{CCl}_2$ , 시약1급, Oriental Chemical)를 사용하였다.

열산화 조건은 전식과 습식산화 두 가지로 나누어 행하였다. 전식산화는 고정된 온도에서 일정량의 산소를 흘려주면서 산화시켰고, 습식산화 공정은 산소가 95°C의 온도로 유지된 삼차증류수를 통과하여 반응관으로 산소와 수증기가 함께 유입되도록 하였다. 또한, TCE가 첨가된 각각의 전식과 습식 공정이 염소 열산화공정이며, 이때 TCE는 습식공정과 비슷한 방법으로 상온을 유지하고 있는 TCE용액 속으로 산소가 통과하면서 산소와 TCE의 증기가 함께 반응관 안으로 유입되게 하였다. 본 연구에서 실시한 열산화막의 성장온도는 1100~1300°C, 반응관내를 흐르는 유량은  $\text{O}_2$ 의 경우 1.0~2.0 l/min, Ar의 경우 2.0 l/min로 하였고, TCE의 유입은 산소 유입 양 60~200cc/min로 하여 사용하였다.

#### 2-1-3. 열산화막 성장 공정

열산화막  $\text{SiO}_2$  성장을 위한 산화 공정은 다음과 같이 구분할 수 있다.

각각의 기판은 산화공정에 앞서 기판 표면의 유기물을 제거하기 위해 TCE와 아세톤을 이용하여 초음파로 세척한 후 삼차 증류수로 세정하고 질소 가스로 불어서 건조하였다. 세정 과정을 마친 후에는 기판 표면 위에 이미 존재하고 있는 자연 산화막을 제거하기 위하여  $\text{HCl}$ ,  $\text{HNO}_3$ , 및  $\text{HF}$ 로 화학적 에칭을 실시하였다. 그 후 삼차 증류수에 담근 다음 다시 초음파를 이용 세척을 실시하고 다시 한번 삼차 증류수로 세정하고 질소가스로 불어서 건조하였다. 세척된 기판을 시료대에 장착하고 반응관내에 장입 한 후 Ar 가스로 반응관 내의 분위기를 만든 후 300°C/hr의 가열로





Fig. 1. Schematic diagram of the thermal oxidation system.

성장온도까지 승온하였다. 성장 온도에 도달하면 Ar 가스를 이용 안정화하기 위하여 10 min간 더 주입한 후 산화원료 가스인  $\text{O}_2$ 로 전환을 하여 분위기를 제어하여 산화막을 성장시켰다. 성장 유지 시간이 종료되면  $\text{O}_2$ 의 공급을 중단하고, 다시 Ar 분위기로 전환하여 30 분간 유지를 한 후 Ar 가스를 흘려주면서 400°C/hr의 속도로 실온까지 냉각시켰다.


## 3. 결과 및 고찰

### 3-1. 열산화막의 생성

전식, 습식, TCE의 첨가 여부, 그리고 성장온도 등의 열산화막 성장 조건에 따른 4H 및 6H-SiC의 산화율 및 굴절율을 확인하기 위해 632.8nm의 He-Ne ellipsometer (M44, J.A.Woollam Co., USA)를 이용 열산화막의 두께와 굴절율을 각각 측정하였다.  $\text{SiO}_2$  열산화막 성장에 관한 특성은 4H 및 6H-SiC (0001) Si-face의 기판을 이용하여 1100~1300°C의 성장 온도 조건으로 열산화막을 성장시킨 후 관찰하였다. 이때의 열산화막 성장은 전식과 습식을 각각 이용하였다. 성장 유지시간은 60, 120, 240분이며,  $\text{O}_2$ 와 Ar의 조건은 각각 2 l/min로 하였다. Fig. 2는 열산화막 성장 방법 및 성장온도에 대한 산화막 증착 특성을 보여주는 것으로 전식과 습식의 열산화층 두께를 나타낸 것이다. 그 결과 전식 산화의 경우보다 습식 산화의 경우에 산화막 형성율이 훨씬 크다는 것을 알 수 있었다. 그리고, 증착온도 1150°C와 1200°C인 경우 전식 산화 방법으로 4시간 성장시킨 열산화막의 두께와 습식 방법으로 1시간 수행한 결과 약 50nm와 90nm로 비슷하였으며, 전식과 습식 두 경우 모두 산화막의 두께가 증착온도에 지수 함수적으로 커지는 경향을 나타내었다. 또한, Fig. 3은 1200°C 성장온도 조건하에서의 산화시간에 대한 열산화층의 두께를 나타낸 것이다. 이 두 결과로부터 전식 산화막의 경우 Deal & Grove's의 이론<sup>13~15)</sup>에 근거한  $X^2 = B(t + \tau)$ 와 같은 2차방정식의 포물선 형태처럼 성장온도에 지수 함수적인 증가를 나타내는 경향을 확인할 수 있었다. 그러나, 습식 산화의 경우는 직선과 포물선의 혼합 형태로 나타나고 있다.



(a) Dry Oxidation



(b) Wet Oxidation

Fig. 2. Oxide layer thickness versus oxidation temperature for (a) dry and (b) wet-oxidation on 4H-SiC (0001) Si-face.

이것은 산화의 초기 단계에서 기판의 표면으로부터 시작하여 일정한 깊이 이하로 산화막과 기판의 접촉영역이 이동하는 현상이 나타나게 되어 형성된 산화막 두께의 대부분은 원래의 SiC 기판을 잠식한 부분이기 때문이다.<sup>16)</sup> 이러한 사실로부터 산화시간을 오랜시간 동안 유지한다면 Deal & Grove's의 이론과 같은 2차 포물선 형태로 나타나게 될 것을 예상 할 수 있다.<sup>17)</sup> Fig. 5은 1200°C 성장온도에서 TCE 첨가량에 대한 열산화층의 두께 비율을 견식과 습식으로 나타낸 것이다. TCE의 첨가량의 증가에 따라 열산화막 형성 속도가 증가함을 알 수 있었다. Nauta와 Hillen<sup>6)</sup>의 연구 결과에 의하면 TCE속의 염소이온이 SiC 기판 표면의 Si와 결합하여 활성화 에너지를 낮추고 산화 촉진 작용을 증가시킨다고 보고하였다. 즉, Cl-이 Si와의 강한 반응으로 Si-Cl 구조를 형성하여 계면을 염소화 시킴으로써 구조적 결합을 떼꾸어 주기 때문이다. 그러나 첨가량이 너무 많아지면 역반응에 의해 기판이 부식되어 산화막의 형성 속도가 감소를 일으키게 된다.<sup>10)</sup> 한편 성장 온도에 따른 열산화막의 굴절율은 632.8nm의 He-Ne 레이저를 사용한






Fig. 3. Oxide layer thickness versus oxidation time for dry and wet-oxidation on 6H-SiC (0001) Si-face.



(a) Dry Oxidation



(b) Wet Oxidation

Fig. 4. Thickness of oxide layers grown on 6H-SiC (0001) Si-face at different TCE flow(0, 60, 120, 200cc/min) for (a) Dry and (b) Wet Oxidation.

ellipsometer를 이용하여 측정한 결과를 Fig. 5에 나타내었다. 순수한  $\text{SiO}_2$ 의 경우 632.8nm에서의 굴절율은 1.460인데, 성장된 열산화막의 굴절율은 성장 온도에 따라서 약간의 차이를 확인할 수 있었지만,  $1.440 \pm 0.020$ 의 범위에서





Fig. 5. Refractive index versus oxidation temperature for oxide layer.

측정되어 양호한 열산화막이 형성되었음을 확인하였다. 특히 양질의 MOS 구조 소자의 게이트 산화막을 얻는데 적합한 성장온도로 판단되는 1200°C 이하에서는 순수한  $\text{SiO}_2$ 의 굴절율인 1.460에 근접하는 결과를 보임으로서 양질의 게


이트 산화막의 열산화 증착 가능성을 확인할 수 있었다. 또 한 습식의 경우가 건식인 경우에 비하여 상대적으로 굴절율이 큰 값을 나타내었다.

### 3-2. 열산화막 표면 형상 분석

성장한 산화막층의 표면 거칠기는 MOS 구조 소자의 전기적 특성을 좌우하는 중요한 요인이 되므로 이것을 확인하기 위하여 주사 탐침 현미경(AFM, Autrobe CP, Park Scientific Instruments)을 이용 열산화막 표면의 형상과 거칠기를 확인하였다. Fig. 6은 Cree Research Inc.로부터 구입한 6H-SiC Si-face의 기판을 1150°C에서 2hr 동안 각각 습식 및 건식 산화법으로 성장시킨 열산화막에 대한 AFM의 이미지를 나타낸 것이다. 건식 산화 rms는 0.830nm로서 습식 산화된 0.626nm의 경우보다 표면의 매끄러움 정도가 거칠다는 것을 알 수 있었다. 평균 거칠기 역시 습식의 경우 0.5nm~0.6nm 정도로서 양호하였으나, 기판 표면의 스크래치와 같은 결함들이 산화막의 표면 걸치기에 그대로 영향을 미침을 확인 할 수 있었다. 건식의 경우도 전체적으로는 0.6nm~0.8nm 정도로 양호하였다. 그러나 습식의 경우와 마찬가지로 기판 표면의 스크래치와 같




(a) 3D Image




RMS (Rq) 0.626 nm  
Mean roughness (Ra) 0.501 nm

(b) Surface Image

(a) Wet Oxidation



(a) 3D Image



RMS (Rq) 0.830 nm  
Mean roughness (Ra) 0.664 nm

(b) Surface Image

(b) Dry Oxidation

Fig. 6. AFM surface image of oxide layer on 6H-SiC (0001) Si-face at 1150°C.





Fig. 7. AFM surface image of (a) thermal oxidation and (b) sacrifice oxidation on 6H-SiC (0001) Si-face.

은 결합들이 산화막의 표면 거칠기에 미치는 영향이 매우 큼을 확인하였다. 이러한 AFM 결과에서 볼 수 있듯이 기판 표면의 스크레치 깊이가 수nm에서 수십nm 정도인 것을 확인할 수 있었다. 이런 큰 결합들에 대한 것은 Cree Research Inc.사의 기판 자체의 결함에 의한 것으로 여겨진다.<sup>18)</sup> 결국 이러한 표면의 결함들이 표면 거칠기를 크게 하므로써 소자의 안정성이나 수율에 결정적인 영향을 미치므로 이를 최대한 제거하여 최소화하는 것이 중요한 과정의 하나임을 알 수 있었다. 즉, 이와 같은 수nm에서 수십nm의 크랙이나 결함은 Fig. 7에 나타난 바와 같이 빠른 열산화 후( $\text{rms} \approx 12.5\text{nm}$ ) 기판을 다시 애칭( $\text{rms} \approx 3.5\text{nm}$ )하여 형성된 산화막 뿐만 아니라 제조 회사에서 판매하는 원래 기판의 크랙이나 결함의 깊이를 얇게 할 수 있는 소위 회생산화 (sacrifice oxidation)<sup>19~22)</sup>의 공정이 필요하다는 것을 확인하였다.


### 3-3. 열산화막 계면 특성

4H 및 6H-SiC 기판 표면에 열산화막층의 형성 여부를 확인하기 위하여 주사형 전자 현미경(SEM, JSM-5200, Jeol Ltd, Japan)을 이용 관찰하였다. 그리고  $\text{SiO}_2$  열산화

막과  $\text{SiO}_2/\text{SiC}$ 의 계면 구조를 확인하기 위하여 투과형 전자 현미경(TEM, JEM-2000FX II, Jeol Ltd, Japan)을 이용하여 조사하였다. 또한, 성장된 열산화막과 SiC 계면에 대하여 계면근방의 잔류탄소나 그 화합물의 존재량의 분석과 계면준위의 가능성을 확인하기 위하여 이차 이온 질량 분석기(SIMS, AGA360, ANELVA, Japan)를 이용하여 분석하였다. Fig. 8은 동일 성장 조건하에서 4H와 6H-SiC (0001) Si-face에 각각 성장된 열산화층에 대한  $\text{SiO}_2$  계면의 단면에 대한 주사 전자 현미경 사진으로 열산화막의 두께는 4H 및 6H-SiC 모두 비슷하였고, 열산화막이 균일하게 성장된 모습을 확인할 수 있었다. 4H-SiC의 경우 동종 박막을 성장시킨 후 열산화막을 성장시킨 것으로 성장된 산화막이 평탄한 것을 확인할 수 있었다. 한편, 6H-SiC의 경우에는 벌크(bulk) 상태의 기판으로 열산화막을 성장시킨 것으로 굴곡이 진 것을 확인 할 수 있었다. Fig. 9는 6H-SiC에 성장한 열산화막과 SiC 기판과의 경계면을 투과 전자 현미경을 이용한 측정 결과로 전식과 습식 모두 열산화막과 SiC 기판과의 경계면 평탄성을 확인할 수 있었으며, 습식보다는 전식이 계면 사이의 평탄성이 더 좋다는 것



(a) 4H-SiC



(b) 6H-SiC

Fig. 8. Cross-sectional SEM images of SiO<sub>2</sub>/ SiC interface for oxide layer on (a) 4H-SiC (b) 6H-SiC.

을 확인할 수 있었다. 또한 SAD(selective area diffraction) 패턴은 전형적인 비정질 형태의 SiO<sub>2</sub> 열산화막이 성장되었음을 확인할 수 있었다.<sup>23)</sup>


Fig. 10은 6H-SiC (0001) Si-face기판을 1200°C에서 2시간 동안 전식 산화법을 이용하여 열산화를 시킨 SiO<sub>2</sub>에 SIMS를 이용 성분 측정을 하였으며, 그 결과를 나타낸 것이다. 투과 전자 현미경의 관측 결과와 마찬가지로 비교적 뚜렷한 계면이 확인되었으며, 계면에서 탄소의 잔유물이나 관련 화합물은 거의 확인되지 않았다. 다만 산화막 내에서 미량의 탄소 잔유물이 존재하는 것으로 나타나고 있으며, 또한 산소가 SiC 안으로 상당량 확산된 경향을 보이고 있다. 그리고 산소의 depth profile로부터 계면 영역의 폭은 약 120 Å 정도로 추정되었다.

#### 4. 결 론


1) SiO<sub>2</sub> 열산화막의 증착조건에 따른 재현성 있는 굴절율 ( $\sim 1.45 \pm 0.02$ )을 확인하였다. 전식 산화 4시간과 습식 산화 1시간의 경우 1150°C와 1200°C에서의 산화막은 각각 50nm와 90nm의 두께를 확인하였다. 또한, TCE 첨가량의 증가에 따라 열산화막의 형성속도는 증가하는 것으로 확인되었다.

2) MOS 구조 소자에 이용 할 수 있는 양질의 열산화막 SiO<sub>2</sub>를 얻기 위해서는 SiC 기판의 표면 손상 및 결함을 제거하기 위해 빠른 열산화 후에 재 에칭을 하는 회생산화가 필요한 것을 확인하였다.


3) SAD 패턴을 통하여 비정질의 SiO<sub>2</sub>가 형성됨을 알 수 있었으며, SEM 및 TEM에 의하여 SiO<sub>2</sub>/SiC 경계면의 평탄성 및 균일한 산화막이 형성되었음을 확인하였다. 그리



(a) Dry-oxidation at 1250°C for 2hr



(b) Wet-oxidation at 1250°C for 1hr



(c) Interface SAD

Fig. 9. Cross-sectional TEM Images & SAD pattern of oxide layers for thermal oxidation on 6H-SiC(0001) Si-face.




Fig. 10. SIMS depth profile of the thermal oxide layer grown on the 6H-SiC (0001)Si-face at 1200°C for 2hr.

고, SIMS의 분석으로부터 계면에서의 C 잔유물은 거의 확인되지 않았으며, 기판 내부로 산소가 확산되었음을 확인하

였다.

### 감사의 글

본 연구는 산업자원부 차세대 신기술개발사업의 지원에 의해 수행되었으며 이에 감사드립니다.

### 참 고 문 헌

1. H.I. Matsunami, Electronics and Communications in Japan. Part 2., **81** (7), 38 (1998).
2. M. Ventra and S.T. Pantelides, J. Electronic materials., **26** (3), 353 (2000).
3. M. Eickhoff, N. Vouroutzis, A. Nielsen, G. Krotz, and J. Stoemenos, J. electrochemical society., **148** (6), G336 (2001).
4. E.F. Opila, J. Am. Ceram. Soc., **82** (3), 625 (1999).
5. K. Yamashita, M. Iwamoto, and T. Hino, Jpn. J. Appl. Phys., **20** (8), 1429 (1981).
6. P.K. Nauta and M.W. Hillen, J. Appl. Phys., **49** (5), 2862 (1978).
7. A.G. Tangena, J. Middelhoek, and N.F. de Rooij, Jpn. J. Appl. phys., **49** (5), 2876 (1978).
8. K. Yamashita and T. Hino, Jpn. J. Appl. Phys., **21** (10), 1437 (1982).
9. A. Goetzberger and J.C. Irvin, IEEE. Trans. Electron Devices., **15**, 1009 (1968).
10. E.I. Goldman, A.G. Zhdan, and N. F. Kukharsksya, semiconductors., **33** (3), 308 (1999).
11. M. Bakowski, U. Gustafsson, and Z. Ovuka, Microelectron. Reliab., **38** (3), 381 (1998).
12. H. Kobayashi, T. Sakurai, M. Nishiyama, and Y. Nishioka, Appl. phys. Lett., **76** (16), 2336 (2001).
13. R.C. Jaeger, Introduction to Microelectronic Fabrication Volume V, P. 29
14. B.E. Deal and A. S. Grove, J. Appl. Phys., **36**, 3770 (1965).
15. A. Rys, N. Singh, and M. Cameron, J. Electrochem. Soc., **142** (4), 1318 (1995).
16. Inter-university Semiconductor Research Center, SEOUL NATIONAL UNIVERSITY, “반도체 공정 교육,” P.143~151 (2001).
17. A. Suzuki, H. Ashida, and N. Furui, Jpn. J. Appl. Phys., **21** (4), 579 (1982).
18. J. Anthony Powell, David J. Larkin, and Phillip B. Abel, J. Electronic Materials., **24** (4), 295 (1995).
19. M.B. Johnson, M.E. Zvanut, and Otha Richardson, J. electronic materials., **29** (3), 368 (2000).
20. L.A. Lipkin and J.W. Palmour, J. Electronic Materials., **25** (5), 909 (1995).
21. M.K. Das, J.A. Cooper, JR., and M.R. Melloch, J. electronic Materials., **27** (4), 353 (1998).
22. L. Zhou, V. Audurier, and P. Pirouz, J. Electrochem. Soc., **144** (6), L161 (1997).
23. J. Boo, S. Lee, K. Yu, M. Sung, and Y. Kim, surface and coatings Tech., **131**, 147 (2000).