Full Data-rate Viterbi Decoder for DAB Receiver

최대 데이터율을 지원하는 DAB 수신기용 Viterbi 디코더의 설계

  • 김효원 (ETRI 부설 국가보안기술연구소) ;
  • 구오석 (연세대학교 전기전자공학과 미디어·통신 신호처리 연구실) ;
  • 류주현 (연세대학교 전기전자공학과 미디어·통신 신호처리 연구실) ;
  • 윤대희 (ETRI 부설 국가보안기술연구소)
  • Published : 2002.06.01

Abstract

The efficient Viterbi decoder that supports full data-rate output of DAB system was proposed. Viterbi decoder consumes lots of computational load and should be designed to be fast specific hardware. In this paper, SST scheme was adopted for Viterbi decoder with puncturing to reduced the power consumption. Puncturing vector tables are modified and re-arranged to be designed by a hardwired logic to save the system area. New re-scaling scheme which uses the fact that the difference of the maximum and minimum of the path metric values is bounded is proposed. The proposed re-scaling scheme optimizes the wordlength of path metric memory and greatly reduces the computational load for re-scaling by controlling MSB of path metric memory. Another saving of computation is done by proposed algorithm for branch metric calculation, which makes use of pre-calculated metric values. The designed Viterbi decoder was synthesized using SAMSUNG 0.35$\mu$ standard cell library and occupied small area and showed lower power consumption.

DAB 시스템이 요구하는 최대 출력 데이터율을 지원하는 Viterbi 디코더의 효율적인 구조를 제안하고 설계하였다. DAB 수신기에서 Viterbi 디코더는 매우 많은 연산량을 수행하는 부분이며, 이를 위하여 고속으로 동작하는 전용 하드웨어로 설계하는 것이 바람직하다. 본 논문에서는 시스템의 전력소모를 줄이기 위하여 puncturing을 사용하는 Viterbi 디코더에 SST 방식을 적용하였다. 설계면적을 감소시키기 위하여 puncturing vector table을 수정.재배치하여 hardwired logic으로 구현하였으며, 새로운 re-scaling 방식을 제안하여 패스 메트릭을 저장하는데 필요한 워드길이을 최적화시켰다. 제안된 re-scaling 방식은 패스 메트릭을 re-scaling하는데 필요한 연산량을 크게 감소시킨다. 또한 브랜치 메트릭을 계산하는데 필요한 연산량을 줄이기 위하여 미리 계산된 값을 사용하는 방식을 제안하였다. 설계된 Viterbi 디코더는 삼성 0.35$\mu$ 표준셀 라이브러리를 이용하여 합성하였으며, 작은 면적을 차지하고 전력 소모가 적음을 확인하였다.

Keywords

References

  1. Radio Broadcasting Systems; Digiral Audio Broadcasting to mobile portable and fixed receivers(2nd Ed.) ETS 300 401 ETSI
  2. Electron. Lett. v.22 High-speed and high-coding-gain Viterbi decoder with low power consumption employing SST (Scarce State Transition) scheme S.Kubota;K.Ohtani;S.Kato
  3. IEEE Journal of Solid-State Circuits v.24 no.4 In-Place Updating of Path Metrics in Viterbi Decoder M. Biver;H. Kaeslin https://doi.org/10.1109/4.34108
  4. IEEE Trans. Communications v.37 no.11 An Alternative to Metric Rescaling in Viterbi Decoders Andries P. Hekstra https://doi.org/10.1109/26.46516
  5. ITC-CSCC99 v.1 A new mertic rescaling method for pipelined Viterbi decoder B. Shim;S. Cho
  6. IEEE Trans. Comm. v.41 no.3 Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders G. Feygin;P. G. Gulak https://doi.org/10.1109/26.221067
  7. IEEE Trans. Consumer Electronics v.45 no.3 Design and Implementation of a DAB Channel Decoder M.D. Shieh;C.M. Wu;H.H. CHou;M.H. Chen;C.L. Liu https://doi.org/10.1109/30.793540
  8. Proc. IEEE v.61 The Viterbi Algorithm G. D. Forney https://doi.org/10.1109/PROC.1973.9030