

論文2002-39SD-4-11

적응성 귀환을 이용한 고정도 전류 미러와 이를 이용한 전압-전류 변환기

(High-Accuracy Current Mirror Using Adaptive Feedback and its Application to Voltage-to-Current Converter)

車 焰 雨 * , 金 學 厥 *

(Hyeong-Woo CHA and Kim, Hack-Yoon)

요 약

고정도 전류-모드 신호 처리와 집적 회로 설계를 위한 새로운 전류 미러를 제안하였다. 제안한 전류 미러는 입력 임피던스를 줄이기 위해 적응성 귀환 기법을 사용하였고, 출력 임피던스를 높이기 위해 조절된 캐스 코드 전류 미러의 출력단을 이용하였다. 시뮬레이션 결과 제안한 전류 미러는 $V_{CC} = 5$ V의 공급기 전압에서 0.9 Ω의 입력 임피던스, 415 MΩ의 출력 임피던스, 그리고 0.96의 전류 이득을 가진다. 소비 전력은 1.5 mW이다. 제안한 전류 미러의 응용성을 확인하기 위해 이를 이용한 전압-전류 변환기를 설계하였다. 시뮬레이션 결과, 이 변환기는 이론식과 일치된 결과를 얻었고 윌슨 전류 미러를 이용한 전압 전류 변환기보다 3배 이상의 우수한 변환 특성을 가졌다.

Abstract

A new current mirror for high-accuracy current-mode signal processing and integrated circuit design was proposed. The current mirror adopts the technique of an adaptive feedback to reduce the input impedance and the output stage of regulated cascode current mirror to increase the output impedance. Simulation results show that the current mirror has input impedance of 0.9 Ω, the output impedance of 415 MΩ, and current gain of 0.96 at the supply voltage $V_{CC} = 5$ V. The power dissipation is 1.5 mW. In order to certify the applicability of the proposed current mirror, a voltage-to-current converter using the current mirror is designed. Simulation results show that the converter has good agreement with theoretical equation and has three times better conversion characteristics when compared with voltage-to-current converter using Wilson current mirror.

Key words : current mirror, adaptive current feedback, voltage-to-current converter, current-mode, integrated circuit

* 正會員, 清州大學校 情報通信工學部

(School of Computer & Communication Eng., Chonju University)

※ 본 연구는 과학기술부·한국과학재단 지정 청주대학교 정보통신연구센터의 지원에 의한 것입니다. 또한, 반도체설계교육센터(IDE)로부터 부분적인 지원을 받아 이루어졌음.

接受日字: 2001年4月16日, 수정완료일: 2002年4月2日

I. 서 론

전류 미러(current mirror:CM)는 정전류원(constant current source)을 만드는 기본 회로로서, 임의의 입력 전류 또는 기준 전류를 1 대 1 또는 1 대 1의 배수로 출력시키는 기능을 하고 있다. 특히, 전류 미러는 아날로그 집적회로(integrated circuit) 설계에서 기본 빌딩

블록으로 사용되고 있으며, 차동 증폭기의 바이어스 전류원, 능동 부하(active load), 그리고 전류 버퍼(buffer)를 실현하는 데 응용되고 있다^[1~3]. 또한, 고정도 전류-모드 디지털-아날로그(digital-analog) 변환기와 아날로그-디지털 변환기 등에 사용되고 있으며, 전류 미러의 성능에 의해 이 변환기들의 성능이 결정된다^[4,5].


전류 미러의 성능은 무한대의 임피던스를 갖는 전류 출력 단자, 0(zero)의 임피던스를 갖는 전류 입력 단자, 그리고 1 대 1의 전류 복제 및 임의의 전류 증폭 능력으로 결정된다. 기본(basic) 전류 미러는 높은 입력 임피던스와 낮은 출력 임피던스를 갖고 있기 때문에 고정도의 전류 복제 및 증폭을 할 수 없는 단점을 갖고 있다. 출력 임피던스를 높이기 위해 윌슨(Wilson) 전류 미러, 조절된 캐스코드(regulated cascode) 전류 미러가 발표되었다^[6~9]. 그러나, 이들의 전류 미러는 기본 전류 미러보다 더 큰 입력 임피던스를 갖고 있다는 문제점을 갖고 있다. 입력 임피던스를 낮추기 위해서는 기본 전류 미러의 입력단에 연산 증폭기(op-amp)를 사용한 능동(active) 전류 미러가 최근에 발표되었다^[10,11]. 그러나, 이 전류 미러는 연산 증폭기를 사용하고 있기 때문에 열악한 고주파 특성, 회로 구성의 복잡, 큰 전력 소모, 그리고 출력 임피던스가 작다는 문제점이 있다.

본 연구에서는 이와 같은 문제점을 해결하기 위해, 새로운 구성의 전류 미러를 제안한다. 제안된 전류 미러의 회로 구성에서는 입력 임피던스를 작게 하기 위해 적응성 전류 귀환 기법을 적용하고 출력 임피던스를 높이기 위해 조절된 캐스코드 전류 미러의 출력단을 이용하였다^[12]. 제안한 전류 미러의 회로 구성과 동작 원리를 제시하고 종래의 전류 미러들과 제안한 전류 미러의 동작 원리와 성능을 PSPICE 시뮬레이션을 통하여 확인한다. 또한, 제안한 전류 미러의 응용성을 확인하기 위하여, 이를 이용한 전압-전류 변환기를 설계하였고 윌슨 전류-미러를 이용한 전압-전류 변환기와 그 성능을 비교하였다.


II. 회로 구성 및 동작 원리

1. 기본 전류 미러와 개선된 종래의 전류 미러들
기본 전류 미러의 회로를 그림 1(a)에 나타냈다^[2]. 회로는 두 개의 정합(matching)된 npn 트랜지스터와 기준 전류원 I_{REF} 로 구성된다. 트랜지스터 Q_1 과 Q_2 의


베이스 단자가 공통으로 연결되어 있기 때문에 트랜지스터의 $i - v$ 관계식 $i_C = I_S \exp(v_{BE} / V_T)$ 에 의해 Q_1 과 Q_2 의 컬렉터 전류 i_C 가 동일하다. 따라서, 배



(a)



(b)



(c)




그림 1. (a) 기본, (b) 윌슨, (c) 조절된 캐스코드, 그리고 (d) 능동 전류 미러의 회로도

Fig. 1. The circuit diagram of (a) basic, (b) Wilson, (c) regulated cascode, and active current mirror.

이스 전류와 열리 효과(Early effect)를 무시한다면, 출력 전류 I_o 는 기준 전류 I_{REF} 를 복제할 것이다. BJT 트랜지스터의 유한한 공통-이미터 전류 이득 β 을 고려하여 출력 전류 I_o 와 I_{REF} 의 관계를 구하면 다음과 같고,

$$I_o = \frac{1}{1+2/\beta} I_{REF} \quad (1)$$

열리 효과를 고려하여 전류 이득을 구하면 다음과 같이 주어진다.

$$I_o \approx \frac{I_{REF}}{1+2/\beta} \left(1 + \frac{V_o - V_{BE1}}{V_A} \right) \quad (2)$$

여기서, V_A 는 열리 전압이다.

전류 미러의 입력 임피던스 R_i 와 출력 임피던스 R_o 는 소신호 등가 회로를 이용하여 구하면 각각 다음과 같이 나타낼 수 있다.

$$R_i = \frac{1}{g_m l} // r_{REF} // r_{nl} // r_{ol} \approx \frac{1}{g_m l}, \quad R_o = r_{ol} \quad (3)$$

이와 같이 기본 전류 미러는 유한한 입력 및 출력 임피던스를 갖고 있기 때문에 이상적인 전류 미러라고 할 수 없을 뿐만 아니라, 전류 증폭기로 응용할 경우 주변 회로에 의해 전류 증폭도가 달라질 것이다.

기본 전류 미러의 출력 임피던스를 높이기 위해 발표된 윌슨(Wilson) 전류 미러와 조절된 캐스코드(regulated cascode) 전류 미러를 그림 1(b)와 (c)에 각각 나타냈고^[6~9] 입력 임피던스를 낮추기 위해 개발된 기본 전류 미러의 입력단에 연산 증폭기(op-amp)를 사용한 능동(active) 전류 미러를 그림 1(d)에 나타냈다^[10,11]. 그림 1에 나타낸 전류 미러들의 전류 이득, R_i , 그리고 R_o 를 각각 구하면 표 1과 같이 얻을 수 있다. 이 표로부터 능동 전류 미러가 가장 우수한 특성을 갖고 있다는 것을 알 수 있다. 그러나 능동 전류 미러는 연산 증폭기를 사용하기 때문에 회로가 복잡, 고주파 특성의 열악함, 큰 소비전력, 그리고 출력 임피던스가 작다는 문제점을 갖고 있다. 이 문제를 해결하기 위해

표 1. 그림 1에 나타낸 종래의 전류 미러들의 이론적인 이득 및 입·출력 임피던스

Table 1. Theoretical input and output impedances of the conventional current mirrors shown in Fig. 1.

종류 항목	Basic CM	Wilson CM	Regulated cascode CM	Active CM
Current gain	$\frac{1}{1+2/\beta}$	$\frac{1}{1+2/\beta^2}$	$\frac{1}{1+3/\beta+2/\beta^2}$	$1 - \frac{I_B(\text{op-amp})}{\beta}$
R_i	r_e	$\frac{r_{nl} + r_e}{2}$	r_e	$\frac{r_e}{A}$
R_o	r_o	$\frac{\beta r_o}{2}$	βr_o	r_o

(여기서 $I_B(\text{op-amp})$ 는 연산증폭기 차동단의 바이어스 전류이다.)

설계된 전류 미러에 대하여 다음 절에서 논의한다.

2. 적응성 귀환을 이용한 전류 미러 설계




그림 2. (a) 적응성 전류 미러와 (b) \$R_i\$를 구하는 소신호 등가 회로

Fig. 2. (a) Adaptive current mirror and (b) small signal equivalent circuit for \$R_i\$.

본 논문에서 제안한 적응성(adaptive) 전류 미러의 회로를 그림 2(a)에 나타냈다. 이 회로는 \$Q_3\$ 와 \$Q_5\$로 구성된 기본적인 전류 미러와 입력 임피던스를 줄이기 위해 \$Q_1\$, \$Q_2\$, \$Q_4\$ 와 바이어스 전압 \$V_B\$로 형성된 적응성 귀환 회로, 그리고 입력 전류원 \$I_{REF}\$로 구성된다. 여기서, 적응성 귀환 회로는 \$V_{BE1}\$ 과 \$V_{BE2}\$를 같게 하기 위해 전류 미러 \$Q_3\$ 와 \$Q_4\$를 사용해 \$I_{REF}\$ 전류를 귀환시키는 회로이다^[12].

모든 트랜지스터에서 \$\beta \gg 1\$로 가정하면, \$Q_2\$의 이미터 단자로 입력되는 기준 전류 \$I_{REF}\$는 기본적인 전류 미러 \$Q_3\$ 와 \$Q_5\$에 의해 \$Q_5\$의 컬렉터 전류(또는 출력

전류)로 복제되어 \$I_o = I_{REF}\$가 될 것이다. 또한, \$I_{REF}\$는 \$Q_2\$를 통해 기본적인 전류 미러 \$Q_3\$ 와 \$Q_4\$에 의해 \$Q_1\$의 이미터 전류로 복제된다. 따라서, \$I_{REF} = I_{C2} = I_{C1}\$가 되며, 전류 입력 단자인 \$Q_2\$의 이미터 단자 전압 \$V_{E2}\$는 다음과 같이 주어진다.

$$V_{E2} = V_{BE2} - V_{BE1} + V_B = V_T \ln \left(\frac{I_{REF}}{I_{S2}} \right) - V_T \ln \left(\frac{I_{REF}}{I_{S1}} \right) + V_B \quad (4)$$

여기서, \$V_T\$는 바이폴라 트랜지스터의 열전압(thermal voltage)이고 \$I_{S1}\$ 와 \$I_{S2}\$는 각각 npn과 pnp 트랜지스터의 역방향 포화 전류이다. \$I_{S1}\$ 와 \$I_{S2}\$가 동일한 값을 갖는다고 가정하고 식 (4)을 정리하면 \$V_{E1} = V_B\$가 되어 \$V_{E1}\$ 단자는 입력 전류와 무관하게 일정한 전압을 갖게 되므로 영(zero)의 임피던스를 갖는다고 할 수 있다.

적응성 전류 미러도 입력과 출력간의 전류 이득은 유한한 \$\beta\$값에 영향을 받는다. \$\beta\$값을 고려한 전류 이득(출력 전류와 입력 전류의 관계)은 다음과 같이 구할 수 있다. 즉, \$Q_3 \sim Q_5\$가 정합되어 있다고 가정하면 \$V_{BE3} = V_{BE4} = V_{BE5}\$가 되므로 각각의 이미터에 흐르는 전류 \$I_E\$는 동일하다. 이 전류를 기준으로 \$Q_3 \sim Q_5\$의 베이스 전류를 구하면

$$I_{E3} = I_{E4} = I_{E5} = I_B = I_E / (\beta + 1) \quad (5)$$

가 되고, \$I_{REF}\$ 와 \$I_o\$를 구하면 다음과 같다.

$$I_{REF} = \frac{\beta + 1}{\beta} \left(\frac{\beta}{\beta + 1} I_{E3} + 3 I_B \right) \quad (6a)$$

$$I_o = \frac{\beta}{\beta + 1} I_E \quad (6b)$$

식 (5)와 (6)으로부터 적응성 전류 미러의 전류 이득 \$I_o/I_{REF}\$를 구하면 다음과 같다.

$$\frac{I_o}{I_{REF}} = \frac{1}{1 + 4/\beta + 3/\beta^2} \quad (7)$$

적응성 전류 미러의 입력 임피던스를 구하기 위한 소신호 등가 회로를 그림 2(b)에 나타냈다. 이 회로의 \$E_2\$ 와 \$B_2\$ 마디에서 마디 방정식을 세우면,

$$i_t = \frac{v_{\pi2}}{r_{\pi2}} + g_{m2}v_{\pi2} \quad (8a)$$

$$\frac{v_{\pi 2}}{r_{\pi 2}} = g_{m1}(v_t - v_{\pi 2}) + g_{m4}v_{\pi 4} \quad (8b)$$

를 각각 얻을 수 있고, 그림 2(b) 회로의 우측에서 종속 전류원 $g_{m2}v_{\pi 2} = g_{m3}v_{\pi 4}$ 의 식을 얻을 수 있다. 이 식을 식 (8a)와 (8b)에 대입하여 적응성 전류 미러의 입력 임피던스 R_i 를 구하면 다음과 같이 나타낼 수 있다.

$$R_i \equiv \frac{v_t}{i_t} = \frac{1}{g_{m2}} + \frac{1}{g_{m1}g_{m2}r_{\pi 2}} - \frac{g_{m4}}{g_{m1}g_{m3}} \quad (9)$$

그림 2(a)의 회로에서 모든 트랜지스터가 $\beta \gg 1$ 의 값을 갖는다고 가정하면 이들의 컬렉터 전류가 동일할 것이다. 따라서, $g_{m1} = g_{m2} = g_{m3} = g_{m4}$ 이 되며 적응성 전류 미러의 입력 임피던스 $R_i \approx r_{el}/\beta$ 가 된다. 이 값은 기본 전류 미러의 입력 임피던스보다 β 배 작은 값에 해당된다.

적응성 전류 미러의 출력단의 회로는 기본 또는 능동 전류 미러의 출력단과 같은 구성을 하고 있기 때문에 이것의 출력 임피던스 R_o 는 기본 전류 미러의 출력 임피던스 r_o 와 같다. 적응성 전류 미러는 입력 임피던스가 아주 작으나 출력 임피던스가 유한값(r_o)을 갖고 있기 때문에 전류 구동 능력이 떨어지는 문제점이 있다. 이 문제를 해결한 회로 설계에 대해서는 다음 절에 논의할 것이다.

3. 적응성 조절된 전류 미러 설계

본 논문에서 제안한 적응성 조절된(adaptive regulated) 전류 미러의 회로를 그림 3(a)에 나타냈다. 회로는 입력 임피던스를 크게 하기 위한 적응성 전류 미러($Q_1 \sim Q_4$ 와 입력 전류 I_{REF} 로 구성)의 입력단과 출력 임피던스를 높이기 위한 종래의 조절된 캐스코드 전류 미러의 출력단(바이어스 전류원 I_B , Q_5 , Q_6 , 그리고 Q_7 로 구성)으로 구성된다. 이 회로의 입력단은 그림 2(a)와 같기 때문에 I_{REF} 와 $Q_3 \sim Q_5$ 의 I_E 관계식은 식 (6a)와 같다. 따라서, I_E 와 I_O 의 관계식만 구하면 전류 이득을 구할 수 있다. Q_6 의 베이스에 흐르는 전류를 무시하면 $I_{C5} = I_{E7}$ 이 되고, I_E 와 I_O 관계식은 다음과 같이 주어진다.

$$I_O = \frac{\beta}{\beta+1} I_{C5} = \frac{\beta^2}{(\beta+1)^2} I_E \quad (10)$$




그림 3. (a) 적응성 조절된 전류 미러와 (b) R_o 를 구하는 소신호 등가 회로.

Fig. 3. (a) Adaptive regulated current mirror and (b) small signal equivalent circuit for R_o .

위 식과 식 (6a)으로부터 적응성 조절된 전류 미러의 전류 이득은 다음과 같이 주어진다.

$$\frac{I_O}{I_{REF}} = \frac{1}{1+5/\beta+7/\beta^2+3/\beta^3} \quad (11)$$

적응성 조절된 전류 미러의 출력 임피던스를 구하기 위한 소신호 등가 회로를 그림 3(b)에 나타냈다. 이 회로로부터 C_7 과 E_7 마디에서 마디 방정식을 세우면,

$$i_t = g_{m7}v_{\pi 7} + \frac{v_t - v_{\pi 6}}{r_{o7}}, \quad (12a)$$

$$i_t = \frac{v_{\pi 6}}{r_{o5}} + \frac{v_{\pi 6}}{r_{\pi 6}} + g_{m6}v_{\pi 6} \quad (12b)$$

를 각각 얻을 수 있고, 그림 3(b) 회로의 우측 하단에

서 종속 전류원 $g_{m6}v_{\pi6} = -v_{\pi7}/r_{\pi7}$ 의 식을 얻을 수 있다. 이 식과 식 (12a)와 (12b)를 사용하여 적응성 조절된 전류 미러의 출력 임피던스 R_o 를 구하면 다음과 같이 나타낼 수 있다.

$$R_o \equiv \frac{v_t}{i_t} = \frac{g_{m6}g_{m7}r_{\pi7}r_{\pi7} + g_{m6}r_{\pi6}r_{\pi7} + r_{\pi6} + r_{\pi7}}{g_{m6}r_{\pi6} + 1} \quad (13)$$

Q_6 과 Q_7 의 컬렉터 전류가 같다고 가정하면 $g_{m6} = g_{m7} = g_m$ 이 된다. 또한, $g_m r_\pi = \beta$ 이고 $1 \ll \beta$ 이므로 그림 3(b)에 제안한 회로의 출력 임피던스 $R_o \approx \beta r_{\pi7}$ 이 된다. 이와 같이 적응성 조절된 전류 미러는 기본 전류 미러보다 β 배 큰 출력 임피던스를 갖고 조절된 캐스코드 전류 미러의 그것과 동일하다.

적응성 조절된 전류 미러의 입력단은 적응성 전류 미러의 입력단과 같은 구성을 하고 있기 때문에 입력 임피던스는 적응성 전류 미러의 입력 임피던스 $R_i = r_{el}/\beta$ 와 같다.

4. 전압-전류 변환기에의 응용

제안한 적응성 조절된 전류 미러의 유용성을 증명하기 위해 설계한 전압-전류 변환기(voltage-to-current converter: VIC)를 그림 4(a)에 나타냈다. 이 회로는 그림 3(a)에 나타낸 적응성 조절된 전류 미러의 회로, 기준 전류 I_{REF} 를 얻기 위한 캐스코드 전류 미러, 출력 전류를 얻기 위한 조절된 캐스코드 전류 미러, 디제너레이션(degeneration) 저항 R , 결합(coupling) 커패시터 C_C , 그리고 부하 저항 R_L 로 구성된다. 입력 전압 v_s 의 내부 저항은 0으로 가정하고, 그림 4(a)에 나타낸 전압-전류 변환기의 등가 회로를 구하면 그림 4(b)와 같이 나타낼 수 있다. 이 등가 회로로부터 입력 전류 i_i 와 출력 전류 i_o 를 구하면 다음과 같이 나타낼 수 있다.

$$i_i = \frac{v_s}{R + R_i}, \quad (14a)$$

$$i_o = \frac{R_o}{R_o + R_L} K i_i \quad (14b)$$

여기서, K 는 전류 미러의 전류 이득이다. 위 식으로부터 전압-전류 변환기의 트랜스컨덕턴스 g_m 을 구하면 다음과 같다.

$$g_m = \frac{i_o}{v_s} = K \frac{R_o}{R_o + R_L} \frac{1}{R + R_i} \quad (15)$$

여기서, $K=1$ 인 이상적인 전류 미러의 경우 $R_i = 0$,

$R_o = \infty$ 이므로 트랜스컨덕턴스 $g_m = 1/R$ 이 된다는 것을 알 수 있다. 그럼 4(a)에 나타낸 제안한 전압-전류 변환기의 R_i 와 R_o 를 구하면 다음과 같으며,

$$R_i = (r_{el}/\beta) // \beta r_{o11} \approx r_{el}/\beta, \quad (16a)$$

$$R_o = \beta r_{\pi7} // \beta r_{o14} \approx \beta r_o / 2 \quad (16b)$$

이 R_i 는 디제너레이션 저항 R 에 비해 매우 작고, R_o 는 매우 큰 값을 갖고 있기 때문에 본 연구에서 설계한 전압-전류 변환기의 트랜스컨덕턴스는 정확하게 $g_m = 1/R$ 이 된다는 것을 알 수 있다.




그림 4. (a) 적응성 조절된 전류 미러를 이용한 전압-전류 변환기와 (b) 그 등가 회로

Fig. 4. (a) Voltage-current converter based on the adaptive regulated current mirror and (b) its equivalent circuit.

III. 실험 결과 및 고찰

본 연구에서 제안한 전류 미러들(그림 2와 3)의 동작과 그 원리를 HSPICE 시뮬레이션을 통하여 확인했다.

시뮬레이션에 사용한 트랜지스터는 Q2N3906 (pnp)과 Q2N3904(npn)이며, 이 소자들의 모델 파라미터를 표 2에 나타냈다. 실험할 때의 전압 전원은 $V_{CC} = 5$ V, $V_B = 2.5$ V, 바이어스 전류는 $I_{REF} = I_B = 100 \mu\text{A}$, 그리고 부하 저항은 $R_L = 100 \Omega$ 으로 각각 설정하였다. 출력 전류는 전류 출력 단자와 2.5 V 사이에 부하 저항 R_L 을 연결한 후, 이 저항에 흐르는 전류를 측정한 것이다. 입력 임피던스 R_i 와 출력 임피던스 R_o 는 전류 입력 또는 출력 단자에 단위 시험 전류(test current) i_t 를 인가한 후, 입력 또는 출력 단자의 전압 v_i 의 비, 즉 $R_i = v_i / i_t$ 를 구한 것이다. 제한 전류 미러의 성능을 비교하기 위해 그림 1에 나타낸 기준의 전류 미러들을 같은 실험 조건으로 시뮬레이션하였다. 능동 전류 미러에 사용한 연산 증폭기의 모델은 $\mu\text{A} 741$ 이고 이 소자의 공급 전압은 ± 5 V이었다.




그림 5. 전류 미러들의 입력 임피던스 특성
Fig. 5. Input impedance characteristics of the current mirrors.

제안한 전류 미러들과 종래의 전류 미러들의 주파수에 따른 입력 임피던스 특성을 그림 5에 나타냈다. 이 결과로부터 월슨 전류 미러가 매우 큰 입력 임피던스를 갖고 있다는 것을 알 수 있다. 또한, 능동 전류 미러는 연산 증폭기의 사용으로 인하여 저주파수에서 입력 임피던스는 매우 낮지만 고주파수에서 크게 증가한 다음 감소되는 특성이 나타났다. 따라서, 이 두 종류의 전류 미러는 고정도의 전류-모드 신호처리 회로 설계에 적합하지 않을 것으로 사료된다. 기본과 조절된 캐스코드 전류 미러는 입력단의 회로 구성이 같기 때문에 260Ω 의 입력 임피던스를 갖고 있다. 제안한 적응성과 적응성 조절된 전류 미러는 직류(dc)에서 100 kHz 까지의 범위에서 약 10Ω 으로 매우 낮은 입력 임피던스를 갖고 있다는 것을 알 수 있다.




그림 6. 전류 미러들의 출력 임피던스 특성
Fig. 6. Output impedance characteristics of the current mirrors.

제안한 전류 미러들과 종래의 전류 미러들의 출력 임피던스 특성을 그림 6에 각각 나타냈다. 이 결과로부

표 2. Q2N3906(pnp)과 Q2N3904(npn)의 모델 파라미터
Table 2. Model parameters of Q2N3906(pnp) and Q2N3904(npn).

Q2N3906(pnp)	Q2N3904(npn)
$I_s=1.41f$ $X_{ti}=3$ $E_g=1.11$ $V_{af}=18.7$	$I_s=6.734f$ $X_{ti}=3$ $E_g=1.11$ $V_{af}=74.03$
$B_f=180.7$ $N_e=1.5$ $I_{se}=0$ $I_{kf}=80m$	$B_f=416.4$ $N_e=1.259$ $I_{se}=6.734f$ $I_{kf}=66.78m$ $X_{tb}=1.5$
$X_{tb}=1.5$ $B_r=4.977$ $N_c=2$ $I_{sc}=0$ $I_{kr}=0$	$B_r=.7371$ $N_c=2$ $I_{sc}=0$ $I_{kr}=0$ $R_c=1$ $C_{jc}=3.638p$
$R_c=2.5$ $C_{jc}=9.728p$ $M_{je}=.5776$ $V_{je}=.75$	$M_{je}=.3085$ $V_{je}=.75$ $F_c=5$ $C_{je}=4.493p$ $M_{je}=.2593$
$F_c=.5$ $C_{je}=8.063p$ $M_{je}=.3677$ $V_{je}=.75$	$V_{je}=.75$
$T_r=33.42n$ $T_f=179.3p$ $I_{tf}=.4$ $V_{tf}=4$	$T_r=239.5n$ $T_f=301.2p$ $I_{tf}=.4$ $V_{tf}=4$ $X_{tf}=2$
$X_{tf}=6$ $R_b=10$	$R_b=10$

터 조절된 캐스코드 전류 미러와 적응성 조절된 전류 미러가 가장 높은 출력 임피던스($415.6 \text{ M}\Omega$)를 갖고 있으며, 월슨 전류 미러도 큰 출력 임피던스를 갖고 있다는 것을 알 수 있다. 또한, 기본, 능동, 그리고 적응성 전류 미러는 출력단의 회로 구성이 같기 때문에 비슷한 출력 임피던스를 갖고 있다는 것을 알 수 있다.




그림 7. $I_{REF} = 200 \mu\text{A}$ 일 때의 출력단 전압 변화에 대한 전류 이득 특성

Fig. 7. Output voltage versus current gain characteristics at $I_{REF} = 200 \mu\text{A}$.

그림 7은 기준 전류 $I_{REF} = 200 \mu\text{A}$ 일 때 전류 미러의 출력 단자 전압의 변화에 따른 출력 전류를 나타낸 것이다. 이 결과로부터 기본, 능동, 그리고 적응성 전류 미러가 출력단의 전압 변화에 따라 그 이득이 변화되고 있다는 것을 알 수 있다. 이것은 전류 미러들의 출력단 트랜지스터가 얼리 효과의 영향을 크게 받고 있기 때문이다. 월슨, 조절된 캐스코드, 그리고 적응성 조절된 전류 미러는 얼리 효과의 영향을 받지 않기 때문에 출력 전압의 변화에도 불구하고 입력 전류의 크기를 일정하게 출력시킨다는 것을 알 수 있다. 또한, 넓은 출력 전압의 범위에서 전류 이득은 월슨 전류 미러가 가장 우수하고 조절된 캐스코드 전류 미러, 적응성 조절된 전류 미러 순으로 우수한 것으로 알 수 있다. 그러나, 월슨 전류 미러는 0.78 V , 조절된 캐스코드와 적응성 조절된 전류 미러는 0.73 V 이상의 출력 전압에서 출력 전류가 흐른다는 것을 알 수 있다. 이 전압은 이들 전류 미러의 출력단에 있는 트랜지스터들을 동작시키기 위한 최소 전압으로, 월슨, 조절된 캐스코드, 그리고 적응성 조절된 전류 미러가 종래의 다른 전류 미러보다 출력단의 전압 범위가 작다는 것을 의미

한다. 그러나, 조절된 캐스코드와 적응성 조절된 전류 미러는 이와 같은 문제점을 바이어스 전류 I_B 를 적절하게 조절함으로써 출력단의 전압 범위를 넓힐 수 있다. 또한, 제안한 두 전류 미러의 전류 이득이 줄어든 이유는, 기본 전류 미러인 Q_3 와 Q_5 에 의해 복제될 기준 전류 I_{REF} 가 Q_2 의 이미터에서 컬렉터로 흐르면서 $\beta / (\beta + 1)$ 로 줄어들어 복제가 되고, 출력 전류 I_O 가 Q_7 에 의해 베이스 전류 I_B 만큼 줄어들기 때문이다. 이와 같이 전류 이득을 정확하게 조절하기 위한 방법으로는 집적(IC)화 할 때 트랜지스터 Q_3 과 Q_5 의 베이스와 이미터간의 접합 면적을 적절하게 조절하는 것이다^[13,14].




그림 8. 전류 이득을 보상한 경우와 보상하지 않은 경우의 적응성 조절된 전류 미러의 전류 이득 특성

Fig. 8. Current gain characteristics of the compensated and the non-compensated adaptive regulated current mirror.

그림 8은 적응성 조절된 전류 미러의 전류 이득을 보상한 경우와 보상하지 않은 경우에 대한 전류 이득 특성을 나타낸 것이다. 여기서, 모든 npn(Q2N3904) 트랜지스터의 역방향 포화 전류는 $I_S = 6.734 \text{ fA}$ 이나, 전류 이득을 보상하기 위해 트랜지스터 Q_5 만 역방향 포화 전류를 $I_{SS} = 6.984 \text{ fA}$ 로 설정하였다. 같은 npn 트랜지스터의 역방향 포화 전류를 다르게 하기 위한 방법으로는 이미터와 베이스간의 접합 면적을 조절하는 것이다. 즉, 집적회로 칩(chip) 제조 공정에 필요한 마스크(mask)를 설계할 때 정밀한 레이아웃(layout)을 통하여 가능할 것이다. 출력단의 전압 범위를 넓히기 위해 바이어스 전류 $I_B = 4 \mu\text{A}$ 로 하였다. 이들의

결과로부터 적응성 조절된 전류 미러의 전류 이득이 향상되고 출력단에서 허용되는 전압 범위가 넓어졌다는 것을 알 수 있다. 전류 이득 I_o/I_{REF} 와 단위 시험 전류 i_i 가 1 kHz 일 때 R_i 와 R_o 를 측정한 결과를 표 3에 각각 나타냈다. 따라서, 그림 5에 나타낸 입력 임피던스 특성, 그림 7에서 출력 단자 전압 V_o 가 0.8 V일 때의 결과, 그리고 표 3의 결과로부터 종합하여 볼 때, 적응성 조절된 전류 미러는 낮은 입력 임피던스 특성, 회로 구성의 간단함, 낮은 전력 소비 등의 장점을 갖고 있다는 것을 알 수 있다.

표 3. 종래의 전류 미러들과 제안한 전류 미러들의 성능들

Table 3. Performances of the former and the proposed current mirrors.

특성 \ 종류	Basic CM	Wilson CM	Regulated cascode CM	Active CM	Adaptive CM	Adaptive Reg. CM
Current gain	0.93	0.99	0.98	0.985	0.965	0.96
$R_i [\Omega]$	260	13.5k	260	0.4	1.0	0.9
$R_o [\Omega]$	756k	68.8M	415.6M	936k	768k	415.6M
Transistor number	2	3	5	10~14	5	7
Power consumption	1mW	1mW	1.5mW	4.5mW	1.5mW	2.0mW




그림 9. 월슨 전류 미러를 이용한 전압-전류 변환기
Fig. 9. Voltage-current converter based on the Wilson current mirror.

적응성 조절된 전류 미러의 응용성을 확인하기 위해, 제안한 그림 4의 전압-전류 변환기의 동작 원리와 그 성능을 실험하였다. 이 변환기의 성능을 비교하기 위해, 종래의 전류 미러 가운데 비교적 단자 특성(입력과 출력 임피던스 특성)이 우수한 월슨 전류 미러를 이용한 전압-전류 변환기의 성능도 실험하였다. 이 실험에 사용한 변환기의 회로는 그림 9에 나타냈다. 실험 조건은 $V_{CC} = -V_{EE} = 2.5$ V, $I_{REF} = 200 \mu\text{A}$, $I_B = 5 \mu\text{A}$, $R = 100 \Omega$, $C_C = 10 \mu\text{F}$, $R_L = 10 \text{k}\Omega$ 이고, 입력 전압원 v_s 의 피크 전압은 10 mV이고 주파수는 $f = 1$ kHz로 각각 설정하였다. 제안한 전압-전류 변환기는 고정도의 입력과 출력 단자의 특성을 갖고 있기 때문에 이것의 트랜스컨덕턴스 $g_m = 1/R = 10 \text{ mS}$ 이 된다. 그림 4와 9에 나타낸 전압-전류 변환기의 주파수에 따른 트랜스컨덕턴스 특성을 각각 그림 10에 각각 나타냈다. 이 결과로부터 적응성 조절된 전류 미러를 이용한 변환기는 매우 낮은 R_i 와 매우 큰 R_o 를 갖기 때문에 이론식 ($g_m = 1/R = 10 \text{ mS}$)과 일치한 결과를 얻을 수 있다는 것을 알 수 있다. 그러나, 월슨 전류 미러를 이용한 변환기는 큰 R_i 때문에 $g_m = 1/(R+R_i)$ 이 되어 이론식보다 약 4배 작은 값을 갖는다는 것을 알 수 있다. 따라서, 본 연구에서 제안한 적응성 조절된 전류 미러를 이용한 전압-전류 변환기는 저주파 소신호 전압을 전류로 변환하는데 매우 유용할 것으로 사료된다.




그림 10. 전압-전류 변환기의 트랜스컨덕턴스 특성
Fig. 10. Transconductance characteristics of the voltage-current converters.

IV. 결 론


제안한 적응성 전류 미러와 적응성 조절된 전류 미러를 컴퓨터 시뮬레이션을 통해 그 동작 원리와 성능을 확인하였다. 종래의 전류 미러들과 비교할 때, 적응성 조절된 전류 미러는 낮은 입력 임피던스 특성, 회로 구성의 간단함, 낮은 전력 소비 등의 장점을 갖고 있다 는 것을 알 수 있다. 또한, 넓은 범위의 전류 출력단자 전압에 대하여 열리 효과에 무관한 고정도의 전류 이득 특성을 갖고 있다는 것도 확인하였다. 따라서, 본 논문에서 제안한 전류 미러는 차동 증폭기의 바이어스 전류원, 능동 부하, 그리고 전류 버퍼(buffer)를 실현하는 데 사용될 수 있을 것이다. 또한, 고정도 전류-모드 디지털-아날로그 변환기와 아날로그-디지털 변환기 등에 사용될 것으로 기대된다.

제안한 전류 미러의 유용성을 입증하기 위해 전압-전류 변환기에 응용하였다. 실현한 전압-전류 변환기는 매우 낮은 입력 임피던스를 갖기 때문에 이론식과 거의 일치한 트랜스컨터턴스 특성을 갖고 있다는 것을 알 수 있다. 따라서, 실현한 전압-전류 변환기는 전류 모드 신호 처리 회로, 능동 필터와 같은 아날로그 신호 처리 시스템에 폭넓게 이용될 수 있을 것이다.

참 고 문 헌

- [1] P. M. Brown, *Guid to Analog ASIC's*, New York:Academic, 1992.
- [2] A. S. Sedra and K.C. Smith, *Microelectronic circuits*, New York Oxford, 1998.
- [3] C. Toumazou, F.J. Lidgey, D.G. Haigh, *Analogue IC design:the current mode approach*, ch. 13, London, U.K.:Peregrinus, 1990.
- [4] R.L. Geiger, P.E. Allen, N.R. Strader, *VLSI design techniques for analog and digital circuits*, ch. 5, McGraw-Hill, 1990.
- [5] D.G. Nairn, C.A.T Salama, "Current-mode Algorithmic Analog-to-Digital Converters", *IEEE J. solid-state circuits*, Vol. 25, No. 4, pp. 997~1003, Aug, 1990.
- [6] A. Zeki, H. Kuntman, "Accurate and high output impedance current mirror suitable for CMOS current output stage", *IEE Electronics Lett.*, Vol. 33, No. 12, pp. 1042~1043, 1997.
- [7] H.C. Yang, D.J. Allstot, "An Active-Feedback Cascode Current Source", *IEEE Trans. on Circuits and Systems*, Vol. 37, No. 5, pp. 644~646, 1990.
- [8] E. Säckinger, W. Guggenbühl, "A high-swing, high impedance MOS cascode circuit", *IEEE J. solid-state circuits*, Vol. 25, No. 1, pp. 289~298, 1990.
- [9] G. Palmisano, G. Palumbo, S. Pennisi, "High linearity CMOS output stage", *IEE Electronics Lett.*, Vol. 31, No. 10, pp. 789~790, 1995.
- [10] D. G. Nairn, C.A.T Salama, "Algorithmic analogue/digital converter based on current mirrors", *IEE Electronics Lett.*, Vol. 8, pp. 471 ~472, 1988.
- [11] D. G. Nairn, C.A.T. Salama, "High-resolution current-mode A/D convertors using active current mirrors", *IEE Electronics Lett.*, Vol. 24, No. 21, pp. 1331~1332, 1988.
- [12] 차형우, 이장혁, 박희종, 이주찬, 정원섭, "고성능 전류 미러에 관한 연구", 대한전자공학회 추계 종합 학술 대회 논문지, 23권 2호, pp. 145~148, 2000년 11월
- [13] A. B. Grebene, *Bipolar and MOS analog integrated circuit design*, John Wiley & Sons, chap. 7.9, 1984.
- [14] R. L. Geiger, P. E. Allen, and N. R. Strader, *VLSI design techniques for analog and digital circuits*, McGraw-Hill, chap 3.3.1, 1990.

저자소개



車 焰 雨(正會員)
1962년 1월 27일생. 1989년 2월 청
주대학교 반도체공학과 졸업. 1991
년 2월 청주대학교 대학원 전자공학
과 공학석사 학위 취득. 1997년 3월
일본 靜岡(Shizuoka)대학 대학원 전
자과학연구과 공학박사 학위 취득.
1997년 9월~현재 청주대학교 이공대학 정보통신공학
부 교수. 1991년 3월~1993년 6월 블루코드테크놀리지
(주) 근무. <주관심분야: Bipolar 및 CMOS 아날로그
집적회로 설계, 전류-모드 신호처리 회로 설계, 계측장
비 시스템 회로 설계 등임>

金 學 崑(正會員)
現 청주대학교 정보통신공학부 교수