정보처리 시스템용 3V CMOS 프로그래머블 이득 증폭기 설계

Design of A 3V CMOS Programmable Gain Amplifier for the Information Signal Processing System

  • 송제호 (원광대학교 전자공학과) ;
  • 김환용 (원광대학교 전자공학과)
  • 발행 : 2002.12.01

초록

본 논문에서는 ADSL용 아날로그 Front- end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0db에서 30db까지 이득을 조정해주며, 송신단의 PGA는 138MHz의 저역필터와 연결하여 15db에서 0db까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램 될 수 있도록 설계하였다. 설계된 PGA는 $0.35\mu{m}$ COMS 파라미터를 이용하여 Hspice시뮬레이션으로 그 특성을 확인하였다.

In this paper, low voltage 3V CMOS programmable gain amplifier(PGA) for using in the transmitter and receiver of ADSL analog front-end is designed. The designed receive PGA is connected with 1.1MHz continuous lowpass fillet and controls the gain from 0dB to 30dB. And also the transmitter PGA is connected with 138KHz lowpass filter and controls the gain from -15dB to 0dB. The gain of All PGAs can be programmed by digital logic circuits and main controller. The designed PGAs are verified using HSPICE simulation with $0.35\mu{m}$ CMOS parameter.

키워드