Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

A study on the pinch-off characteristics for Double Cate MOSFET in nuo structure

나노 구조 Double Gate MOSFET의 핀치오프특성에 관한 연구

  • 고석웅 (군산대학교 전자정보공학부) ;
  • 정학기 (군산대학교 전자정보공학부)
  • Published : 2002.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we designed double gate(DG) MOSFET structure which has main gate(MG) and two side gates(SG). We have simulated using TCAD simulator U .WOSFET have the main gate length of %m and the side gate length of 70nm. Then, u'e have investigated the pinch-off characteristics, drain voltage is changed from 0V to 1.5V at VMG=1.5V and VSG=3.0V. In spite of the LMG is very small, we have obtained a very good pinch-off characteristics. Therefore, we know that the DG structure is very useful at nano scale.

본 논문에서는 main gate(MG)와 side gate(SG)를 갖는 double gate(DG) MOSFET를 디자인하고 TCAD를 이용하여 시뮬레이션하였다. MG와 SG의 길이(LMG, LSG)는 각각 50nm, 70nm로 하였으며, MG와 SG의 전압(VMG, VSG)이 각각 1.5V, 3.0V일 때 드레인전압(VD)을 0에서 1.5V까지 변화시키면서 핀치오프특성을 조사하였다. LMG가 아주 작음에도 불구하고, 핀치-오프특성이 아주 좋게 나타났다. 이것은 DG MOSFET의 VMG가 게이트를 제어하는 역할을 잘 수행하여 나노 구조에서 유용한 구조임을 알 수 있었다.

Keywords

References

  1. J. M Early, Effects of space-charge layer widening in junction transistors, Proc. IRE. 40, pp. 1401-1406, 1952 https://doi.org/10.1109/JRPROC.1952.273969
  2. Byung Yong Choi, Suk Kang Sung, Byung Gook Park, and Jung Duk Lee, '70㎚ NMOSFET Fabrication with 12㎚ n+-p Junction Using As+2 LOW Energy Implantation',Jpn. 40., pp.2607-2610, 2001
  3. Sangyeun Han , Sungil Chang, Jongho Lee, and Hyungcheol Shin, '50㎚ MOSFET With Electrically Induced Source/Drain (S/D)Extensions', IEEE Trans. Electron Dev. 48, pp. 2058-2064, 2001 https://doi.org/10.1109/16.944196