Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Analysis on the Threshold Voltage of Nano-Channel MOSFET

나노채널 MOSFET의 문턱전압분석

  • 정정수 (군산대학교 전자정보공학부) ;
  • 김재홍 (군산대학교 전자정보공학부) ;
  • 고석웅 (군산대학교 전자정보공학부) ;
  • 이종인 (군산대학교 전자정보공학부) ;
  • 정학기 (군산대학교 전자정보공학부)
  • Published : 2002.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we have presented the simulation results ah)ut threshold voltage for Si-based MOSFETs with channel length of nano scale. We simulated the Si-based n channel MOSFETs with gate lengths from 180 to 30 nm in accordance to the constant voltage scaling theory and the lateral scaling. These MOSFETs had the lightly doped drain(LDD) structure, which is used for the reduction of electric field magnitude and short channel effects at the drain region. The stronger electric field at this region is due to scaling down. We investigated and analyzed the threshold voltage of these devices. This analysis will provide insight into some applicable limitations at the ICs and used for basis data at VLSI.

본 논문에서는 나노규모의 채널길이를 가지는 Si-기반 MOSFET의 문턱전압은 시뮬레이션하여 그 결과를 나타내었다. 180nm의 게이트 길이를 가지는 소자를 기본소자로 하여 정전압 스켈링과 평면 스켈링을 적용하여 소자를 축소하고 시뮬레이션 하였다. 이러한 MOSFET은 LDD(lightly doped drain)구조를 가지고 있으며, 이 구조는 드레인 영역에서의 전계의 크기와 단채널 효과를 줄여준다. 이 영역에서의 고전계현상은 축소에 기인한다. 이러한 소자들의 문턱전압을 조사하고 분석하였다. 이러한 분석은 IC의 응용한계 및 VLSI의 기본자료로 사용될 수 있을 것이다.

Keywords

References

  1. Dale L. Critchlow, 　MOSFET Scaling-The Driver of VLSI Technology, Proceedings of the IEEE, Vol. 87. No. 4, April 1999, pp. 659-667 https://doi.org/10.1109/JPROC.1999.752521
  2. C. K. You, S.W. Ko, H.K. Jung, and K. Taniguchi, 　A Study on Temperature- and Field-dependent Impact Ionization Coefficient for Silicon using Monte Carlo Simulation, Proc. 25th Int. Conf. Phys. Semicond., Osaka, 2000, pp. 164-165
  3. Sheng-Lyang Jang, Shau-Shen Liu and Chorng-Jye Sheu, A Compact LDD MOS- FET I-V Model Based on Nonpinned Surface Potential, IEEE Trans. Electron Devices, Vol. 45, No. 12, December 1998, pp. 2489-2498 https://doi.org/10.1109/16.735726
  4. F. J. Garcia Sanchez, A. Ortiz-Conde, G. De Mercato, J.A. Salcedo, J. J. Liou, Y. Yue,　New simple procedure to determine the threshold voltage of MOSFETs, Solid-State Electronics, Vol. 44, 2000, pp. 673-675 https://doi.org/10.1016/S0038-1101(99)00254-3
  5. M. J. Van Dort, P. H. woerlee and A. J. Walker, A Simple Model for Quantisation Effects in Heavily-Doped Silicon MOSFETs at Inversion Conditions, Solid-State Electronics Vol. 37, No. 3, 1994, pp. 411-414 https://doi.org/10.1016/0038-1101(94)90005-1
  6. Morikazu Tsuno, Masato Suga, Masayasu Tanaka, Kentaro Shibahara, Mitiko Miura Mattausch, and Masataka Hirose, Physically Based Threshold Voltage Determination for MOSFETs of All Gate Lengths, IEEE Trans. Electron Devices, Vol. 46, No. 7, July 1999, pp. 1429-1434 https://doi.org/10.1109/16.772487