

# EMTP MODELS를 이용한 거리 계전기 응동 시뮬레이션

論文

52A-1-3

## A Dynamic Simulation of Distance Relay Using EMTP MODELS

許 穎 容\* · 金 喆 揥\*\* · 呂 相 敏\*\*\*  
(Jeong-Yong Heo · Chul-Hwan Kim · Sang-Min Yeo)

**Abstract** – Digital technology has advanced very significantly over the years both in terms of software tools and hardware available. It is now applied extensively in many area of electrical engineering including protective relaying in power systems. Digital relays based on digital technology have many advantages over the traditional analog relays. The digital relay is able to do what is difficult or impossible in the analog relays. However, the complex algorithms associated with the digital relays are difficult to test and verify in real time on real power systems. Although non real-time simulators like PSCAD/EMTDC are employed to test the algorithms, such simulations have the disadvantage that they cannot test the relay dynamically. Hence, real-time simulators like RTDS are used, but the latter needs large space and it is very expensive.

This paper uses EMTP MODELS to simulate the power system and the distance relay. The distance relay algorithm is constructed and the distance relay is interfaced with a test power system. The distance relays performance is then assessed interactively under various fault types, fault distances and fault inception angles. The test results show that we can simulate the distance relay effectively and we can examine the operation of the distance relay very closely including debugging by using EMTP MODELS.

**Key Words** : Distance Relay, EMTP, EMTP MODELS, Relay Model, Digital Simulation

### 1. 서 론

계전기는 초기의 전기기계형(electro-mechanical type) 계전기에서 정지형(solid-static type) 계전기로 발전되었다. 하지만, 이 두 가지 종류의 계전기는 아날로그 형태로 만들어진 계전기로서 계전기 알고리즘이 하드웨어로 구현되어 있었다. 그러나, 디지털 신호 처리와 비교하여 아날로그 계전기의 성능에서 한계가 있고 그로 인해 아날로그 계전기의 성능에도 한계가 있었다. 한편, 최근에는 디지털 계전기가 개발되고 발전됨으로써 아날로그 계전기에서는 구현이 힘들거나 불가능했던 기능을 쉽게 구현할 수 있게 되었다[1-5].

디지털 계전기에서는 디지털 신호 처리를 수행하는 마이크로 프로세서(microprocessor)를 사용함으로써 모든 기능은 소프트웨어에 의해 구현된다. 이로 인해 기능이 증가하고 계전기의 알고리즘이 복잡해지게 되었고, 개발된 알고리즘의 검증을 위한 도구의 필요성이 증대되었다. 마이크로 프로세서를 사용한 일반적인 장비는 마이크로 프로세서와 연결된 장치를 직접 연결함으로써 소프트웨어의 알고리즘을 시험하

고 검증할 수 있다. 하지만, 계전기는 전력 계통을 보호하는 장비로서 고전압 계통에 사용되기 때문에 실제 전력 계통에서 고장을 모의하고 계전기를 시험하는 것은 현실적으로 불가능하다. PSCAD/EMTDC 같은 비실시간 시뮬레이터를 이용하여 시험용 데이터를 생성하고, 이 데이터를 계전기 입력으로 사용하기도 하지만, 이것은 단순히 정해진 신호를 출력하는 방법이기 때문에 계전기의 응동적인 시험을 할 수가 없다. 때로는 RTDS(real time digital simulator) 같은 실시간 시뮬레이터를 사용하기도 하지만 시뮬레이터의 크기가 크고 가격이 비싼 단점이 있다[6].

거리 계전기 알고리즘을 응동적으로 시험하기 위해서, 본 논문에서는 전력 계통의 시뮬레이션을 위해 많이 사용되고 있는 EMTP의 MODELS를 사용하여 거리 계전기를 시뮬레이션하였다. 거리 계전기 알고리즘을 MODELS로 구현하였고 시험 계통에 적용하여 계전기의 동작을 조사하였다.

### 2. EMTP MODELS

#### 2.1 EMTP MODELS

EMTP는 전력 계통의 과도 현상을 시뮬레이션 하는 데 많이 사용되고 있는 도구이다. 하지만, EMTP는 전력 계통을 구성하는 기기의 상태가 일정하거나, 단순히 미리 정해진 순서로 상태가 변하는 현상만을 시뮬레이션 할 수 있다. 즉, 시뮬레이션 과정 중에서 얻어진 결과에 따라 전력 계통의

\* 非會員 : 成均館大 工大 情報通信工學部 碩士課程  
\*\* 正會員 : 成均館大 工大 情報通信工學部 正教授 · 工博  
\*\*\* 正會員 : 成均館大 工大 情報通信工學部 博士課程  
接受日字 : 2002年 8月 7日  
最終完了 : 2002年 12月 4日

상태를 변화시킬 수가 없다. EMTP 동작 블록도를 그림 1에 나타내었다. 그림의 Sequence Data 블록에 미리 설정된 값에 따라 EMTP 전력 계통은 변하게 되고, 그 변화에 따라 전력 계통의 전압과 전류는 변하게 된다.




그림 1 EMTP의 동작

Fig. 1 Operation of EMTP

MODELS는 EMTP에서 능동적인 시뮬레이션을 하기 위해서 EMTP에 구현시켜 놓은 프로그래밍 언어이다[8]. EMTP의 전력 계통과 MODELS가 결합하여 전력 계통의 전압, 전류에 따라 계통의 상태를 능동적으로 변화시킬 수가 있다. EMTP와 MODELS가 결합하여 동작하는 블록도를 그림 2에 나타내었다. 그림 2에서 EMTP 전력 계통의 전압, 전류, 계통 상태가 MODELS의 입력으로 들어가고, 이 입력은 작성된 프로그램에 의해 원하는 계통의 상태를 출력한다. 이 출력이 EMTP 전력 계통의 상태를 변화시키고, 계통 상태 변화에 의한 계통의 전압과 전류는 다시 MODELS의 입력으로 들어가는 것을 반복한다.




그림 2 EMTP MODELS의 동작

Fig. 2 Operation of EMTP MODELS

그림 2의 EMTP 전력 계통의 전압, 전류와 상태가 MODELS의 입력으로 들어가서 계통의 상태를 변화시키는 출력을 피드백(feedback)되는 과정을 시간 영역으로 나타내면 그림 3과 같다. 그림 3에서 T는 시뮬레이션하는 동안 증가되는 시간을 나타내고,  $\Delta T$ 는 EMTP코드에 설정하는 시뮬레이션의 타임 스텝(time step) 크기를 나타낸다. EMTP(T)는 시간 T에서의 계통을 시뮬레이션하고 MODELS(T)는 시간 T에서의 MODELS 프로그램을 실행시킨다. 그림 2의 피드백(feedback) 주기는 시뮬레이션 타임 스텝(time step) 크기와 같다. 따라서, MODELS가 실행되는 주기는 타임 스텝(time step) 크기와 같고, 그것은

MODELS가 계통의 상태를 아주 정밀하게 측정, 제어할 수 있다는 것을 의미한다[7-9].




그림 3 시간영역에서 EMTP MODELS의 동작

Fig. 3 Operation of EMTP MODELS in time domain

EMTP에서 MODELS를 사용함으로써 EMTP의 전력 계통 시뮬레이션 기능을 보다 더 유연하게 사용할 수 있고, 프로그래밍 언어인 MODELS에서 EMTP의 강력한 전력 계통 시뮬레이션 기능을 사용할 수 있다.

## 2.2 MODELS에 의한 계전기 시뮬레이션

MODELS를 사용하여 계전기를 구성하는 블록도는 그림 4와 같다. EMTP의 전력 계통에서 계전기가 위치한 노드의 전압과 전류를 MODELS의 입력으로 하고, 계전기 정정값을 파라미터로 받는 거리 계전기 알고리즘에서, 입력값과 파라미터를 이용하여 고장여부의 판단과 차단기 트립 여부의 판단을 하고 차단기 트립이 결정되면 EMTP 계통의 스위치를 개방한다. 그리고, 시뮬레이션하는 동안의 계통 상태, 계전기 내부 알고리즘의 동작 상태, 계전기의 입출력 상태는 파일로 기록되고 시뮬레이션이 끝난 후에 시뮬레이션 동안의 상태를 시뮬레이션 스텝 크기(step size) 단위로 자세하게 분석할 수 있다. 따라서, 새로 개발된 계전기 알고리즘을 시험했을 때 오동작이나 부동작 등 원하는 결과가 나오지 않을 때 그 원인을 쉽게 조사 할 수 있다.




그림 4 MODELS에 의한 계전기의 구성도

Fig. 4 Relay structure by MODELS

계전기를 시뮬레이션하기 위한 EMTP MODELS 코드의 ◦를 그림 5에 나타내었다.

그림 5에서 a와 b는 전력 계통의 EMTP 코드와 MODELS가 연결되는 부분이다. a에서 EMTP 코드 EIU,B1V,B1W에서의 순시 전압은 MODELS의 입력 변수  $v_{blu}$ ,  $v_{blv}$ ,  $v_{blw}$ 로 전달되고, 차단기의 RAU, RAV, FAW에 흐르는 전류는 MODELS의 입력 변수  $i_{au}$ ,  $i_{av}$ ,  $i_{aw}$ 로 전달된다. b에서는 MODELS의 차단기 투입 스위치 ◦의 헤이터가 EMTP의 스위치 출력으로 전달된다[10].

c, d에서는 a, b에서 입력받은 신호를 미리 작성된 계전기 MODEL 라이브러리를 사용하여 계전기를 시뮬레이션 한다. 계전기 라이브러리를 사용하는 USE문을 여러 개 사용하면 1개 이상의 동일한 계전기가 동작하는 전력 계통을 ◦에게 시뮬레이션 할 수 있다.




그림 5 EMTP MODELS에서 계전기 구성시의 EMTP 코드  
Fig. 5 EMTP code when constructing the relay in EMTP MODELS

### 3. 거리 계전기의 구조

거리 계전기의 전체적인 동작을 그림 6과 같이 나타낼 수 있다. 각상의 전압과 전류가 거리 계전기 시스템의 입력 값으로 들어가고 차단기 트립 신호와 고장 종류를 나타내는 신호가 출력 값으로 나온다. 전력 계통의 상태에 따라 다른 파라미터 값을 가지고, 이 파라미터 값은 입력과 출력의 관계를 결정한다. 이 파라미터는 계전기 보호구간 선로의 임피던스, 동작 특성의 크기, 타이머 설정 시간 등이 될 수 있다.




그림 6 거리 계전기의 입력과 출력  
Fig. 6 Input and output of distance relay

### 3.1 전체 구조

본 논문에서 MODELS로 구성한 거리 계전기의 전체 구조는 그림 7과 같다. 전체 구조는 신호 처리 모듈(Signal Processing Module)과 고장 검출 모듈(Fault Detection Module)의 두 부분으로 구성되어 있다. 신호 처리 모듈에서는 입력으로 들어오는 각 상의 전압과 전류를 고장 검출 모듈에서 필요로 하는 신호로 변환하여 출력한다. 고장 검출을 위해 지락고장시의 피상 임피던스, 단락고장시의 피상 임피던스, 전류 대칭 성분의 rms값, 전압의 변화율, 전류 위상각의 변화율의 신호를 생성한다.




그림 7 거리 계전기의 전체 구조  
Fig. 7 Structure of distance relay

### 3.2 신호 처리 모듈(Signal Processing Module)

신호 처리 모듈에서는 각 상의 전압과 전류를 입력으로 받아 고장 검출 모듈에 필요한 신호로 변환하여 출력한다. 고장 검출 모듈에서 고장 검출을 하기 위해 사용될 수 있는 신호는 전압과 전류의 순시값, 전압과 전류의 rms값, 전압과 전류의 대칭 성분, 지락고장시의 피상 임피던스와 위상각의 변화율, 단락고장시의 피상 임피던스와 위상각의 변화율, 전압과 전류의 주파수 성분 등 각 상의 전압, 전류 또는 전압과 전류의 조합으로 변환 될 수 있는 모든 신호가 될 수 있다.




그림 8 신호 처리 모듈의 블록도  
Fig. 8 Block diagram of signal processing module

본 논문에서 사용된 신호 처리 모듈의 전체 구조는 그림

8과 같다. 여기서 출력하는 신호는 전압의 변화율, 전류의 대칭 성분의 rms값, 지락고장시의 피상 임피던스와 위상각의 변화율, 단락고장시의 피상 임피던스와 위상각의 변화율이다.

### 3.2.1 실효치(Root Mean Square Value) 계산

연속시간에서 실효치 계산 공식은 다음과 같다.

$$V_{rms}(t) = \sqrt{\frac{\int_{t-T}^t [V(k)]^2 dk}{T}} \quad (1)$$

이산 시간에서 한 주기의 샘플 수가 S개일 때의 실효치를 계산하는 공식은 다음과 같다[12].

$$V_{rms}(n) = \sqrt{\frac{\sum_{k=0}^{S-1} [V(n-k)]^2}{S}} \quad (2)$$

### 3.2.2 대칭 성분(Symmetrical Component) 계산

각 상의 전류를  $I_u$ ,  $I_v$ ,  $I_w$ 라고 하면 전류의 대칭 성분은 식(3)과 같이 계산된다.

$$\begin{bmatrix} I_0 \\ I_1 \\ I_2 \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 1 & 1 & 1 \\ 1 & a & a^2 \\ 1 & a^2 & a \end{bmatrix} \begin{bmatrix} I_u \\ I_v \\ I_w \end{bmatrix} \quad (3)$$

$I_0$ ,  $I_1$ ,  $I_2$ 는 각각 전류의 영상, 정상, 역상 성분이고,  $a$ 는 정방향 회전 연산자이다.

이산 시간에서 한 주기의 샘플 수가 S개일 때 영상, 정상, 역상 성분을 계산하는 공식은 각각 식(4)-(6)와 같이 나타낼 수 있다[10-11].

$$I_0(n) = \frac{1}{3} [I_u(n) + I_v(n) + I_w(n)] \quad (4)$$

$$I_1(n) = \frac{1}{3} [I_u(n) + I_v(n - \frac{2}{3}S) + I_w(n - \frac{1}{3}S)] \quad (5)$$

$$I_2(n) = \frac{1}{3} [I_u(n) + I_v(n - \frac{1}{3}S) + I_w(n - \frac{2}{3}S)] \quad (6)$$

### 3.2.3 임피던스 계산

#### A. 지락고장 임피던스 계산

1선지락고장, 2선지락고장이 발생했을 때 계전기의 각 상에서 보는 임피던스는 식(7)과 같다[1].

$$x\bar{Z}_l = \frac{\bar{E}}{\bar{I} + \bar{I}_0 \frac{\bar{Z}_0 - \bar{Z}_1}{\bar{Z}_1}} \quad (7)$$

여기서,  $E$ 는 고장 상의 상전압,  $I$ 는 상전류,  $I_0$ 는 영상전류이고  $Z_0$ 는 단위 거리의 선로 영상 임피던스,  $Z_1$ 는 단위 거

리의 정상 임피던스이며  $x$ 는 고장 거리.  $Z_l$ 은 전체 선로의 정상 임피던스이다.

식(7)에서  $\frac{\bar{Z}_0 - \bar{Z}_1}{\bar{Z}_1}$  은 다음과 같다.

$$\begin{aligned} \frac{\bar{Z}_0 - \bar{Z}_1}{\bar{Z}_1} &= \left( \frac{Z_0 Z_{1r} + Z_{0i} Z_{1i}}{Z_{1r}^2 + Z_{1i}^2} - 1 \right) \\ &+ j \left( \frac{Z_{0i} Z_{1r} - Z_{0r} Z_{1i}}{Z_{1r}^2 + Z_{1i}^2} \right) = Z_r + jZ_i \end{aligned} \quad (8)$$

식(8)을  $Z_r + jZ_i$  라고 하면,  $\bar{I} + \bar{I}_0 \frac{\bar{Z}_0 - \bar{Z}_1}{\bar{Z}_1}$  은 다음과 같다.

$$\begin{aligned} \bar{I} + \bar{I}_0 \frac{\bar{Z}_0 - \bar{Z}_1}{\bar{Z}_1} &= (I_r + I_{0r} Z_r - I_{0i} Z_i) + j(I_i + I_{0r} Z_r + I_{0i} Z_i) \quad (9) \\ &= I_r' + jI_i' \end{aligned}$$

식(9)을  $I_r' + jI_i'$  라고 한다.

따라서,  $xZ_l$ 은 다음과 같다.

$$\begin{aligned} x\bar{Z}_l &= \frac{E_r + jE_i}{I_r' + I_i'} \quad (10) \\ &= \frac{E_r J_r' + E_i J_i'}{I_r'^2 + I_i'^2} + j \frac{E_r J_i' - E_i J_r'}{I_r'^2 + I_i'^2} \end{aligned}$$

여기서,  $\bar{Z}_0 = Z_{0r} + jZ_{0i}$ ,  $\bar{Z}_1 = Z_{1r} + jZ_{1i}$ ,  $\bar{I}_0 = I_{0r} + jI_{0i}$ ,  $\bar{I} = I_r + jI_i$  이다.

그림 9과 같이 고장 상의 전압, 전류와 영상 전류를 각각 저역 통과 필터(Low Pass Filter)와 DFT변환을 거쳐 기본파의 복소수 값을 구한 후 식(7)을 이용하여 임피던스를 계산한다.




그림 9 지락고장 임피던스 계산

Fig. 9 Calculation of impedance in ground fault

#### B. 단락고장 임피던스 계산

선간단락고장, 2선지락고장, 3상고장이 발생했을 때 계전

기에서 보는 임피던스는 식(11)과 같다. 선간단락고장시에는 고장난 상의 저락고장 임피던스 계산 공식을 이용하여 임피던스를 각각 계산 할 수도 있다[5].

$$\bar{xZ}_l = \frac{\bar{E}_x - \bar{E}_y}{\bar{I}_x - \bar{I}_y} = \frac{\bar{V}_{xy}}{\bar{I}_{xy}} \quad (11)$$

여기서,  $xy$ 는 ab, bc, ca이고,  $E$ 는 각 상의 상전압,  $V$ 는 선간 전압,  $I$ 는 각 상의 전류,  $x$ 는 고장 거리,  $Z_l$ 은 전체 선로의 임피던스이다.

만약, a상과 b상에서 선간단락고장이 발생했다면 임피던스는 식(12)과 같다.

$$\bar{xZ}_l = \frac{\bar{E}_a - \bar{E}_b}{\bar{I}_a - \bar{I}_b} = \frac{V_{ab}}{I_{ab}} \quad (12)$$

여기서,  $E_a$ 는 a상의 상전압,  $E_b$ 는 b상의 상전압,  $I_a$ 는 a상의 전류,  $I_b$ 는 b상의 전류,  $V_{ab}$ 는 선간전압,  $I_{ab}$  선간전류이다.

식(12)은 식(13)과 같이 나타낼 수 있다.

$$\begin{aligned} \bar{xZ}_l &= \frac{V_{real} + j V_{imag}}{I_{real} + j I_{imag}} \\ &= \frac{V_{real} I_{real} + V_{imag} I_{imag}}{I_{real}^2 + I_{imag}^2} \quad (13) \\ &+ j \frac{V_{imag} I_{real} - V_{real} I_{imag}}{I_{real}^2 + I_{imag}^2} \end{aligned}$$

여기서,  $\bar{V}_{ab} = V_{real} + j V_{imag}$ ,  
 $\bar{I}_{ab} = I_{real} + j I_{imag}$  이다.

그림 10과 같이 고장 상의 전압, 전류를 각각 Low Pass Filter와 DFT변환을 거쳐 기본파의 복소수값을 구한 후 식(11)을 이용하여 임피던스를 계산한다.




그림 10 단락고장 임피던스 계산

Fig. 10 Calculation of impedance in line-line fault

#### 3.2.4 저역 통과 필터 ( Low Pass Filter )

입력받은 전압, 전류는 2차 Butterworth Low pass filter를 이용하여 aliasing과 고조파 성분을 제거한다. 필터 계수는 다음과 같고 필터의 특성은 표 1.1과 같다[7].

$$H(z) = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}} \quad (14)$$

여기서,

$$\begin{aligned} a_0 &= 0.000108058, \quad a_1 = 0.000216116, \\ a_2 &= 0.000108058 \\ b_1 &= -1.9708328899, \quad b_2 = 0.970815132 \end{aligned}$$

표 1 필터 특성

Table 1 Specification of filter

passband cutoff frequency	60Hz
stopband cutoff frequency	360Hz
stopband attenuation	> 28dB
sampling frequency	18000Hz(300 samples/cycle)

#### 3.2.5 DFT를 이용한 기본파 추출

입력 신호가  $x_n$ 이고 한 주기동안의 샘플 수를 N이라고 하면, 이 신호를 DFT변환한 식은 식(15)과 같다. 여기서 n은 한 주기에 대한 주파수 성분을 나타낸다. n이 1일 때 기본파 성분의 크기와 위상을 알 수 있다. 따라서 기본파 성분을 구하는 식은 식(16)이 된다[7].

$$X(n) = \sum_{k=0}^{N-1} x(k) W_N^{nk} \quad (n = 0, 1, 2, \dots, N-1) \quad (15)$$

여기서,  $W_N = e^{-j(2\pi/N)}$  이다.

$$X_1(n) = \sum_{k=0}^{N-1} x_k \cos\left(\frac{2\pi k}{N}\right) - j \sum_{k=0}^{N-1} x_k \sin\left(\frac{2\pi k}{N}\right) \quad (16)$$

여기서,  $x_n = x[n-(N-1)+k]$  이다.

#### 3.2.6 전압 변화율 계산

전압의 변화율은 식(17)과 같이 현재 전압과 이전 전압과의 차를 이용하여 구한다.  $V'(n)$ 의 단위는 [V/sample]이다.

$$V'(n) = \frac{dV}{dt} = V(n) - V(n-1) \quad (17)$$

#### 3.2.7 임피던스 위상각의 변화율 계산

임피던스 위상각의 변화율은 식(18)과 같이 현재 위상각과 이전 위상각과의 차를 이용하여 구한다. 여기서  $A'(n)$ 는 식(18)과 같고 임피던스의 R과 X를 이용하여 임피던스와 R축사이의 각도를 구한다.  $A'(n)$ 의 단위는 [rad/sample]이다.

$$A'(n) = \frac{d\Phi}{dt} = A(n) - A(n-1) \quad (18)$$

여기서,  $A(k) = \tan^{-1}(\frac{X(k)}{R(k)})$  이다.

### 3.3 고장 검출 모듈 ( Fault Detection Module )

신호 처리 모듈(signal processing module)에서 변환된 신호는 고장 검출 모듈(fault detection module)의 입력으로 들어간다. 이 입력은 고장 검출 알고리즘을 통해 분석되어, 고장 여부와 고장 종류를 판단하고 차단기 투입을 결정한다.

고장 종류를 판단하기 위한 한 가지 방법은 각 상에 흐르는 전류의 대칭성분(symmetric component)을 이용하는 방법이 있다. 표 2에서와 같이 고장 종류에 따라 전류의 대칭성분은 다르다[10]. 이것을 이용하여 3상고장, 선간단락고장, 2선지락고장, 1선지락고장을 구분 할 수가 있다. 하지만, 이 방법만으로는 어느 상에서 고장이 났는지를 알 수가 없다. 따라서, 고장난 상을 검출하는 다른 방법이 필요하다. 고장난 상을 검출하는 방법은 다음과 같은 방법이 있다[10].

- 1) 상에 흐르는 과전류를 이용하는 방법.
- 2) 상의 피상 임피던스를 이용하는 방법.
- 3) 상의 피상 임피던스와 임피던스의 위상각을 이용하는 방법.

고장 종류와 고장 상을 검출 후에는 고장 종류에 따라 지락고장시의 임피던스 계산 공식이나 단락고장시의 임피던스 계산 공식을 사용하여 피상 임피던스(apparent impedance)를 계산한다. 계산된 피상 임피던스는 설정된 임피던스 특성에 따라 차단기 투입 시간과 투입 여부를 결정하게 된다.

표 2 고장 종류에 따른 전류의 대칭 성분

Table 2 Symmetric component of current by fault type

	Pos.-seq. current	Neg.-seq. current	Zero-seq. current
3-phase fault	$\frac{E}{Z_1}$	0	0
Double line-to-line fault (L2-L3)	$\frac{E}{Z_1 + Z_2}$	$-\frac{E}{Z_1 + Z_2}$	0
Double line-to- ground fault (L2-L3-E)	$\frac{(Z_2 + Z_0)E}{Z_p}$	$-\frac{Z_0E}{Z_p}$	$-\frac{Z_2E}{Z_p}$
Single line-to- ground fault (L1-E)	$\frac{E}{Z_q}$	$\frac{E}{Z_q}$	$\frac{E}{Z_q}$
$Z_p = Z_1Z_2 + Z_2Z_0 + Z_0Z_1$			
$Z_q = Z_1 + Z_2 + Z_0$			

\*  $Z_0, Z_1, Z_2$  : 고장점까지 선로의 영상, 정상, 역상 임피던스  
E : 전원의 상전압

본 논문에서 사용된 고장 검출 모듈의 전체 구조는 그림 11과 같다. 영상 전류를 이용하여 영상 전류가 흐르는 지락

고장과 영상 전류가 흐르지 않는 단락고장을 구분한다. 그리고, 각각의 임피던스를 이용한 임피던스 특성(impedance characteristic) 알고리즘에 의해 고장 검출과 차단기 투입을 결정하게 된다.




그림 11 고장 검출 모듈의 순서도

Fig. 11 Flowchart of fault detection module

#### 3.3.1 지락 임피던스 특성 알고리즘

계산된 지락고장 임피던스는 임피던스 특성의 Zone 영역에 따라 다른 알고리즘을 가진다. 피상 임피던스가 Zone 1 영역에 진입시에는 즉시 차단기 트립 신호를 출력하고, Zone 2와 Zone 3영역에 진입시에는 일정한 시간 지연 후 차단기 트립 신호를 출력한다. 각 Zone 영역의 알고리즘은 그림 12-14에 보이고 있다[10]. 각 Zone의 알고리즘은 각각 독립적으로 동작하여, 임피던스가 Zone과 Zone 사이에서 전동하는 경우에도 고장을 검출 할 수 있도록 한다.




그림 12 Zone 1 알고리즘

Fig. 12 Zone 1 Algorithm

그림 13 Zone 2 알고리즘

Fig. 13 Zone 2 algorithm




그림 14 Zone 3 알고리즘  
Fig. 14 Zone 3 algorithm

### 3.3.2 단락 임피던스 특성 알고리즘

단락 임피던스 특성 알고리즘의 Zone 알고리즘은 저락 임피던스 특성 알고리즘과 동일하게 구성할 수 있다. 하지만 본 논문에서는 out-of-step나 power swing 등의 과도 불안정 현상과 전압 불안정 현상에서도 정상적으로 동작하기 위해서 보완된 Zone 3 알고리즘을 사용하였다. Zone 3 알고리즘은 그림 15와 같다. 임피던스 위상각의 변화율  $A'$ 와 전압의 변화율  $V'$ 를 이용하여 과도 불안정과 전압 불안정 현상을 검출한다.




그림 15 Zone 3 알고리즘  
Fig. 15 Zone 3 algorithm

## 4. 시뮬레이션 결과

### 4.1 시뮬레이션 방법

EMTP MODELS를 이용하여 거리 계전기 알고리즘을 설계하여 그림 16과 같은 모델 계통에 연결하여 시뮬레이션하였다. 모델 계통 전원의 전압은 154[kV]이고, 선로는 250[km] 길이의 2 회선선로 2개가 직렬로 연결되어 있다. 양단의 전원 측에 각각 부하가 연결되어 있고 선로의 중앙에도 부하가 연결되어 있다. 선로는 ACSR 477MCM 240  $\square$ 이고 선로와 전원의 데이터는 표 3과 같고 부하는 표 4와 같다. 기준 용량은 100[MVA]로 설정하고 계산을 하였다.




그림 16 모델 계통  
Fig. 16 Model of power system

표 3 선로와 전원의 데이터  
Table 3 Data of line and Source

	R [ $\Omega/km$ ]	L [ $\Omega/km$ ]	C [ $\mu F/km$ ]
선로 임피던스	영상분	0.3434	1.3158
	정상분	0.13420	0.47650
	역상분	0.13420	0.47650
전원 임피던스	정상분		18.285

표 4 부하의 데이터  
Table 4 Data of load

	부하 [ $\Omega$ ]	부하 [p.u.]	역률
Bus 1	$273 + j 169$	$1.0 + j 0.62$	0.8
Bus 2	$273 + j 169$	$1.0 + j 0.62$	0.8
Bus 3	$273 + j 169$	$1.0 + j 0.62$	0.8

그림 16의 모델계통에서 Bus 1의 계전기 A의 위치에 MODELS의 거리 계전기 모델을 연결하였다. 거리 계전기의 Zone 3에 해당하는 Bus 2와 Bus 3사이에서 고장거리와 고장종류별로 시뮬레이션하여 계전기의 동작 상태를 조사하였다.

계전기의 한 주기 당 샘플수는 12개로 하고, 임피던스 특

성(impedance characteristic)은 Mho형으로 설정하였다. 계전기의 Zone 영역 정정값은 표 5와 같다. Zone 1에서는 고장 검출 후 즉시 차단기를 동작시키고, Zone 2와 Zone 3에서는 계전기 내부의 타이머를 사용하여 일정시간 지속될 때 차단기를 동작시킨다. 고장 종류를 판별하기 위한 영상 전류, 역상 전류의 임계값과 동기 탈조(out-of-step)와 전압 불안정(voltage instability)을 판별하기 위한 전류 위상각의 변화율의 임계값, 전압 변화율의 임계값은 표 6과 같다.

표 5 계전기의 Zone 영역 정정값

Table 5 Setting value of relay's zone

	비율 (%)	임피던스 [Ω]	임피던스 [p.u]	지연 시간[s]
Z <sub>L</sub> (선로임피던스)	100	33.55+j119.13	0.14+j0.50	
Z <sub>1</sub> (Zone1 영역)	80	26.84+j95.30	0.11+j0.40	0
Z <sub>2</sub> (Zone2 영역)	120	40.26+j142.95	0.17+j0.60	0.2
Z <sub>3</sub> (Zone3 영역)	440	147.62+j524.15	0.63+j2.21	2

표 6 계전기의 정정값

Table 6 Setting value of relay

	정정값	정정값
$\frac{dV}{dt}$ set	-648 [kV/s]	-4.2 [p.u/s]
$\frac{d\phi}{dt}$ set	3000 [deg/s]	
I <sub>0_SET</sub>	20.5 [A]	0.055 [p.u]
I <sub>2_SET</sub>	80 [A]	0.213 [p.u]

## 4.2 고장 종류별 계전기 시뮬레이션

시뮬레이션 시작 후 2.5초일 때 Bus 2와 Bus 3사이에서의 고장 거리와 고장 각과 고장 종류를 달리하여 고장을 발생시켰을 때 모델 계통과 거리 계전기를 시뮬레이션 한 결과 모든 조건에서 계전기가 고장을 검출하여 차단기를 동작시키고 차단기 트립 후에도 계전기가 정상적으로 동작하는 것을 확인할 수 있었다

### 4.2.1 3상고장

고장거리 110[%]에서 0도와 90도 3상고장이 발생했을 때의 계전기 A에서 보는 임피던스와 고장 검출에 의한 타이머 동작 로직과 차단기 트립 신호는 그림 17과 그림 19와 같다. 그림 18과 그림 20은 각각 그림 17과 그림 19의 고장시점에서 확대하여 그린 그림이다. 고장 발생 후 고장을 검출하여 타이머가 동작하고 0.2초 (Zone 2 지연시간) 후 차단기

가 동작하는 것을 확인 할 수 있다. 차단기 트립 후 전류가 차단됨으로써 계전기에서의 피상 임피던스는 무한대로 증가하지만, 계전기 내부 알고리즘에서 차단기 트립 시에는 피상 임피던스를 일정 값으로 고정시킴으로써 차단기 트립 후에 계전기가 오동작하여 재투입 신호가 나오지 않는 것을 볼 수 있다.




그림 17 3상고장, 고장각 0

도 고장거리 110%


Fig. 17 3-line fault, angle  
0°, distance 110%

그림 18 그림 17의 확대 그림

Fig. 18 Enlarged view of fig. 17




그림 19 3상고장, 고장각 90

도, 고장거리 110%


Fig. 19 3-line fault, angle  
90°, distance 110%

그림 20 그림 19의 확대 그림

Fig. 20 Enlarged view of fig. 19

고장거리와 고장 발생각에 따른 임피던스의 수렴 값은 표 7이고, 그림 21은 이 표를 그래프로 나타낸 것이다.

표 7 3상고장시 임피던스 수렴값

Table 7 Impedance for 3-line fault

고장 거리	0도 고장		90도 고장	
	R [p.u]	X [p.u]	R [p.u]	X [p.u]
110%	0.182	0.590	0.181	0.590
120%	0.240	0.721	0.240	0.721
130%	0.304	0.841	0.304	0.841
140%	0.373	0.946	0.373	0.946
150%	0.441	1.035	0.441	1.035
160%	0.503	1.102	0.503	1.102
170%	0.550	1.141	0.550	1.141
180%	0.567	1.140	0.567	1.140
190%	0.524	1.076	0.523	1.076




그림 21 3상고장 발생시의 거리-임피던스 관계  
Fig. 21 Relationship between distance and impedance for 3-line fault

#### 4.2.2 1선지락고장

고장거리 130[%]에서 0도와 90도 1선지락고장이 발생했을 때의 계전기A의 동작을 그림22-25에 나타내었다. 고장 발생 후 고장을 검출하여 타이머가 동작하고 2초(Zone 3 지연시간) 후 차단기가 동작되고 차단기 트립 후에도 계전기가 정상적으로 동작하는 것을 확인 할 수 있다.




그림 22 1선지락고장, 고장각 0도, 고장거리 130%  
Fig. 22 Single line-to-ground fault, angle 0°, distance 130%

그림 23 그림 22의 확대그림  
Fig. 23 Enlarged view of fig. 22




그림 24 1선지락고장, 고장각 90도, 고장거리 130%  
Fig. 24 Single line-to-ground fault, angle 90°, distance 130%

그림 25 그림 24의 확대그림  
Fig. 25 Enlarged view of fig. 24

고장거리와 고장각에 따른 임피던스의 수렴값은 표 8이고, 그림 26은 이 표를 그래프로 나타낸 것이다.

표 8 1선지락고장 발생시의 임피던스 수렴값  
Table 8 Impedance for single line-to-ground fault

고장거리	0도 고장		90도 고장	
	R [p.u]	X [p.u]	R [p.u]	X [p.u]
110%	0.171	0.605	0.172	0.605
120%	0.225	0.755	0.225	0.755
130%	0.288	0.897	0.288	0.897
140%	0.359	1.026	0.359	1.026
150%	0.434	1.139	0.434	1.139
160%	0.508	1.230	0.507	1.230
170%	0.570	1.290	0.571	1.290
180%	0.604	1.303	0.604	1.303
190%	0.568	1.229	0.568	1.229




그림 26 1선지락고장 발생시의 거리-임피던스 관계  
Fig. 26 Relationship between distance and impedance for single line-to-ground fault

#### 4.2.3 2선지락고장

고장거리 150[%]에서 0도와 90도 2선지락고장이 발생했을 때의 계전기A의 동작을 그림 27-30에 나타내었다. 고장 발생 후 고장을 검출하여 타이머가 동작하고 2초(Zone 2 지연시간) 후 차단기가 동작되고 차단기 트립 후에도 계전기가 정상적으로 동작하는 것을 확인 할 수 있다.




그림 27 2선지락고장, 고장각 0도, 고장거리 150%  
Fig. 27 Double line-to-ground fault, angle 0°, distance 150%




그림 28 그림 27의 확대그림  
Fig. 28 Enlarged view of fig. 27




그림 29 2선지락고장, 고장 각 90도, 고장거리 150%

Fig. 29 Double line-to-ground fault, angle 90°, distance 150%

고장거리와 고장각에 따른 임피던스의 수렴 값은 표 9와 같고, 그림 31은 이 표를 그래프로 나타낸 것이다.

표 9 2선지락고장시의 임피던스 수렴값

Table 9 Impedance for double line-to-ground fault

고장 거리	0도 고장		90도 고장	
	R [p.u]	X [p.u]	R [p.u]	X [p.u]
110%	0.187	0.603	0.187	0.603
120%	0.257	0.745	0.257	0.745
130%	0.336	0.873	0.336	0.873
140%	0.421	0.985	0.421	0.985
150%	0.508	1.077	0.508	1.077
160%	0.591	1.143	0.591	1.143
170%	0.658	1.177	0.658	1.177
180%	0.690	1.169	0.690	1.169
190%	0.648	1.099	0.648	1.099




그림 31 2선지락고장시의 거리-임피던스 관계

Fig. 31 Relationship between distance and impedance for double line-to-ground fault

#### 4.2.4 선간단락고장

고장거리 170[%]에서 0도와 90도 선간단락고장이 발생했을 때의 계전기 A의 동작을 그림 32-35에 나타내었다. 고장 발생 후 고장을 검출하여 타이머가 동작하고 2초(Zone 3 지

연시간) 후 차단기가 동작되고 차단기 트립 후에도 계전기가 정상적으로 동작하는 것을 확인 할 수 있다.




그림 30 그림 29의 확대그림  
Fig. 30 Enlarged view of fig. 29




그림 32 선간단락고장, 고장 각 0도, 고장거리 170%  
Fig. 32 Double line-to-line fault, angle 0°, distance 170%

Fig. 32 Double line-to-line fault, angle 0°, distance 170%




그림 34 선간단락고장, 고장 각 90도, 고장거리 170%  
Fig. 34 Double line-to-line fault, angle 90°, distance 170%




그림 35 그림 34의 확대그림  
Fig. 35 Enlarged view of fig. 34

고장거리와 고장각에 따른 임피던스의 수렴 값은 표 10과 같고, 그림 36은 이 표를 그래프로 나타낸 것이다.

표 10 선간단락고장시의 임피던스 수렴값

Table 10 Impedance for double line-to-line fault

고장 거리	0도 고장		90도 고장	
	R [p.u]	X [p.u]	R [p.u]	X [p.u]
110%	0.181	0.590	0.181	0.590
120%	0.240	0.721	0.240	0.721
130%	0.304	0.841	0.304	0.841
140%	0.373	0.946	0.373	0.946
150%	0.441	1.035	0.441	1.035
160%	0.503	1.102	0.503	1.102
170%	0.550	1.141	0.550	1.141
180%	0.567	1.140	0.567	1.140
190%	0.524	1.076	0.524	1.076




그림 36 선간단락고장시의 거리-임피던스 관계  
Fig. 36 Relationship between distance and impedance for double line-to-line fault

#### 4.2.5 3상고장시 전압 변화율

3상고장 발생시 고장거리에 따른 전압변화율의 파형은 그림 37, 그림 38과 같다. 고장거리가 클수록 전압변화율 파형의 크기가 크지는 것을 볼 수 있다.




그림 37 3상고장, 고장각도 0도, 전압변화율  
Fig. 37 Voltage derivative, 3-line fault, angle 0°




그림 38 3상고장, 고장각도 90도, 전압변화율  
Fig. 38 Voltage derivative, 3-line fault, angle 90°

고장거리에 따른 전압변화율의 최소값은 표 11과 같고, 그래프로 나타내면 그림 39와 같다.

표 11 3상고장시 고장거리에 따른 전압 변화율의 최소값  
Table 11 Minimum of voltage derivative for 3-line fault

고장 거리	전압 변화율의 최소값 [p.u/s]	
	0도 고장	90도 고장
110%	-24.212	-19.161
120%	-20.776	-15.232
130%	-17.762	-13.520
140%	-15.948	-12.499
150%	-14.732	-11.64
160%	-13.901	-10.889
170%	-13.288	-10.295
180%	-13.191	-10.171
190%	-13.840	-11.036




그림 39 3상고장 발생시 거리-전압 변화율 최소값의 관계  
Fig. 39 Relationship between distance and minimum of voltage derivative for 3-line fault

#### 5. 결 론

본 논문에서는 거리 계전기의 동적인 시뮬레이션을 위해 EMTP MODELS를 이용하였다. 거리 계전기 알고리즘을 MODELS로 구현할 수 있음을 보였고 여러 종류의 고장 종류에 대해 시험한 결과 정상적으로 동작함을 보였다.

EMTP MODELS는 실시간으로 시뮬레이션 할 수는 없지만 계전기 알고리즘의 내부 동작을 아주 자세하게 조사할 수 있고 다른 하드웨어의 추가 없이 간단한 개인용 컴퓨터로 시뮬레이션 할 수 있는 장점이 있다. MODELS로 거리 계전기 알고리즘을 구현함으로써 거리 계전기의 내부 동작을 자세하게 조사 할 수 있었고 계전기 알고리즘의 오류를 쉽게 찾아 낼 수 있었다. 이것들은 실시간으로 동작하는 마이크로 프로세서를 사용한 실제 계전기에서는 매우 어려운 일이다. MODELS는 비실시간으로 동작하지만 실시간으로 동작하는 시뮬레이터가 갖지 못한 장점을 가지고 있고, 계전기 알고리즘 개발 시 좋은 개발 도구(development tool)가 될 수 있을 것이다.

#### 감사의 글

본 연구는 과학기술부 및 한국과학재단의 ERC 프로그램을 통한 지원으로 이루어졌으며 이에 감사를 드립니다.

#### 참 고 문 헌

- [1] R. K. Aggarwal, and D. V. Coury, and A. T. Johns, and A. Kalam, "A Practical Approach to Accurate Fault Location on Extra High Voltage Teed Feeders", IEEE Trans. on Power Delivery, Vol. 8, No. 3, pp. 874-883, July 1993.
- [2] Adly A. Grgis, Christopher M. Fallon, "Fault Location Techniques for Radial and Loop Transmission Systems using Digital Fault Recorded Data", IEEE Trans. on Power Delivery, Vol. 7, No. 4, pp. 1936-1945, October 1992.

- [3] T. S. Sidhu, H. Singh, M. S. Sachdev, "Design, Implementation and Testing of An Artificial Neural Network Based Fault Direction Discriminator for Protecting Transmission Lines", IEEE Trans. on Power Delivery, Vol. 10, No. 2, pp. 697-706, April 1995.
- [4] O. P. Malik, G. S. Hope, "A Laboratory Investigation of A Digital Protection Technique for Parallel Transmission Lines", IEEE Trans. on Power Delivery, Vol. 10, No. 1, pp. 187-193, January 1995.
- [5] Arun G. Phadke, James S. Thorp, "Computer Relaying for Power Systems", John Wiley & Sons inc., pp.112-162, 1993.
- [6] Joo-Hun Lee, Jin Lee, "Implementation and Verification of Distance Relying Algorithm using RTDS", PSPES, pp. 19-27, 2001.
- [7] C.H. Kim, M.H. Lee, R.K. Aggarwal, A.T. Johns, "Educational Use of EMTP MODELS for the Study of a Distance Relying Algorithm for Protecting Transmission Lines", IEEE Trans. on Power System, Vol. 15, No. 1, pp. 9-15, Feb. 2000.
- [8] J.V. Mitsche, "Electromagnetic Transients Program Application Guide", Electric Power Research Institute, pp. 4.1-4.20, 1986.
- [9] J.V. Mitsche, "Electromagnetic Transients Program Work Book", Electric Power Research Institute, pp. 3.1-3.38, 1986.
- [10] Helmut Ungrad, "Protection Techniques in Electrical Energy Systems", MARCEL DEKKER, INC., pp. 252-344 ,1995.
- [11] A. G. Phadke, T. Hibka, M. Ibrahim, M. G. Adamiak, "A Microcomputer Based Symmetrical Component Distance Relay", IEEE Trans. on Power Industry Company Applications Conference, pp. 47-55, 1979.

## 저자 소개



### 허정용 (許 頴 容)

1974년 12월 28일 생. 2000년 성균관대 전자공학과 졸업. 2001년~현재 동 대학원 정보통신 공학부 석사과정, 차세대전력기술연구센터

Tel : 031-290-7166

Fax : 031-290-7955

E-mail : rc1901@hanmail.net



### 김철환 (金 喆 換)

1961년 1월 10일 생. 1982년 성균관대 전기공학과 졸업. 1990년 동 대학원 전기공학과 졸업(공박). 현재 성균관대 정보통신공학부 교수, 차세대전력기술연구센터

Tel : 031-290-7124

Fax : 031-290-7179

E-mail : chkim@speed.skku.ac.kr



### 여상민 (呂 相 敏)

1976년 7월 21일 생. 1999년 성균관대 전기공학과 졸업. 현재 동 대학원 박사과정, 차세대전력기술연구센터

Tel : 031-290-7166

Fax : 031-290-7955

E-mail : harc@chollian.net