

자기조직화 지도를 이용한 반도체 패키지 내부결함의 패턴분류 알고리즘 개발

김재열*, 윤성운⁺, 김훈조⁺⁺, 김창현⁺⁺⁺, 양동조⁺⁺⁺, 송경석⁺⁺⁺⁺

(논문접수일 2002. 12. 24, 심사완료일 2003. 2. 27)

The Development of Pattern Classification for Inner Defects in Semiconductor Packages by Self-Organizing Map

J. Y. Kim*, S. U. Yoon⁺, H. C. Kim⁺⁺, C. H. Kim⁺⁺⁺, D. J. Yang⁺⁺⁺, K. S. Song⁺⁺⁺⁺

Abstract

In this study, researchers developed the estimative algorithm for artificial defects in semiconductor packages and performed it by pattern recognition technology. For this purpose, the estimative algorithm was included that researchers made software with MATLAB. The software consists of some procedures including ultrasonic image acquisition, equalization filtering, Self-Organizing Map and Backpropagation Neural Network. Self-Organizing Map and Backpropagation Neural Network are belong to methods of Neural Networks. And the pattern recognition technology has applied to classify three kinds of detective patterns in semiconductor packages : Crack, Delamination and Normal. According to the results, we were confirmed that estimative algorithm was provided the recognition rates of 75.7% (for Crack) and 83.4% (for Delamination) and 87.2 % (for Normal).

Key Words : Pattern Classification(패턴인식), Inner Defects(내부결함), Semiconductor Packages(반도체 패키지), Self-Organizing Map(자기조직화지도), Neural Network(신경회로망)

* 주저자, 조선대학교 기계공학부 (jykim@chosun.ac.kr)
주소: 501-759 광주광역시 동구 서석동 375
+ 조선대학교 기계공학부
++ 광주인력개발원 기계설계제작과
+++ 조선대학교 대학원 정밀기계공학과
++++ 조선대학교 대학원 광응용공학과

1. 서론

반도체 부품은 각종 전자제품을 포함하는 의뢰기기 및 군 사무기 등과 같은 첨단장비에 필수요소로 사용되고 있으며, 이러한 이유에서 각종 장비의 성능을 크게 좌우하는 반도체 부품의 건전성 평가는 반도체 패키지의 양산과정에서 매우 중요한 항목으로서 산업현장에서는 중점적인 관리대상으로 인식되고 있다. 현재, 생산되는 반도체 핵심부품인 PGA (Pin Grid Array)와 BGA (Ball Grid Array)는 종전의 Lead Frame이 포함된 타입의 개선형으로서 최근들어 급속한 성장률을 기록하고 있다.

따라서 회로집적도 및 정밀도가 매우 높은 반도체 패키지를 대상으로 하는 품질관리가 생산현장에서 필요로 하는 내용을 살펴보면 반도체의 검사용 시스템은 처리속도와 정밀도 및 신뢰성 면에서 시스템의 경쟁력을 확보할 수 있도록 충분한 객관적인 성능평가 과정을 요구하고 있다^{(1),(9)}.

최근에 주로 사용되고 있는 반도체 검사 시스템의 한가지로서 SAT (Scanning Acoustic Tomograph) 장비의 고성능화 등으로 생산현장의 요구사항 중에서 일부를 수용하고 있다. 히타치 및 소닉스 등과 같은 업체에서 생산하는 이러한 검사장비의 특징은 초음파를 이용한 비파괴적인 해석과정에서 사용자에게 화상으로서 검사결과를 제공하여 보다 용이한 결함의 판단이 가능하다. 그러나, 검사자의 숙련성과 많은 횟수의 샘플링 검사를 필요로 하게되고 작업자 또는 작업조건에 따라서 상이한 결과를 도출할 수 있는 문제점을 내포하고 있다⁽¹⁾.

그러므로, 본 연구에서는 종전에 작업자의 판단에 의존하던 초음파 평가시스템에 인공지능을 부여하여 결함의 패턴을 판단하고, 평가 단계를 일관된 하나의 절차들로서 일원화하였으며, 이는 현재까지 산업현장에서 관리하고 있는 작업표준서의 내용을 본 연구의 결과물인 평가용 알고리즘에 접목함으로써 현재 산업현장에서 추진되고 있는 작업공정의 표준화와 부합되며, 결함의 발생방지를 근원적으로 해결하기 위한 공정제어를 실현하기 위한 정확하고 표준화된 결함의 정보를 작업공정으로 피드백 할 수 있는 방안을 모색하고자 SAT 방법을 근간으로 화상처리 및 신경망 이론을 적용하여 반도체 패키지의 내부 결함 평가 알고리즘을 개발하였다.

2. 화상 전처리

2.1 화상 취득

본 연구의 화상처리에 사용되는 화상 전처리 과정은 화상




Fig. 1 Coordinates on image plane

의 품질을 개선하거나 신경망의 적용을 위한 반도체 화상의 특징변수 추출 등의 응용 목적에 알맞도록 변환시키는 과정을 의미한다^{(2),(3)}. 디지털 화상은 외부에서 입력되는 화상신호를 디지털 컴퓨터에 알맞게 변조시킨 화상으로 화상의 각 점을 화소(pixel)라 하며, 각 화소에서의 광강도(light intensity)를 측정하여 그 정도를 일정 구간의 자연수로 나타내는 방식에 의하여 메모리나 보조기억장치에 기억시키고 필요할 때 실행할 수 있는 화상이다⁽⁴⁾. Fig. 1에서와 같이 화상 평면상의 좌표를 (x, y) 로 표시할 때, 임의지점의 화소를 (x, y) 로 나타낼 수 있다. 화소 (x, y) 에서의 광강도는 대응하는 지점에서 화상의 밝기에 대한 정도를 의미하게 된다^{(1),(9)}.

2.2 화상 필터링

대상으로부터 화상을 취득하는 과정은 화상신호의 표본화, 정량화, 통신 등의 여러 가지 단계를 거쳐서 수행된다. 이러한 과정을 통과하면서 포함된 잡음 신호를 제거하기 위하여 공간영역 필터의 한가지인 인근평균 방법을 적용하였다⁽¹³⁾.

크기가 $N \times N$ 인 화상 $f(x, y)$ 에서 모든 픽셀요소 (x, y) 에 대하여 이웃하는 국소적 부분 $n \times m$ 픽셀들을 평균하여 픽셀 (x, y) 의 명암도로 대체하는 것이 인근평균 필터이다. 이렇게 평활화된 화상을 $g(x, y)$ 라 한다면 다음과 같은 식으로 나타낼 수 있다.

$$g(x, y) = \frac{1}{M} \sum_{(n, m) \in S} f(n, m) \quad (1)$$

여기서, M 은 국소 부분 $n \times m$ 셀의 개수이며, S 는 국소 영역에서의 픽셀들의 집합을 나타낸다. 화상 내에서 픽셀들은 $x=0, 1, 2, \dots, N-1$ 그리고 $y=0, 1, 2, \dots, N-1$ 과 같이 (x, y) 를 변화시키면서 수행할 수 있다.

3. 패턴인식 알고리즘

3.1 자기 조직화 지도 생성

본 연구에서 사용된 역전파 신경망에 입력벡터로 사용하기 위한 화상정보의 단순화 처리과정으로서 Kohonen 신경망으로 구분되고 있는 자기 조직화 지도(Self-organizing map)를 적용하였으며, Fig. 2에 나타내었다^{(2),(5),(6)}.

Kohonen 신경망의 첫 번째 층은 입력층이고, 두 번째 층은 경쟁층으로서 2개의 층으로 구성된다. Kohonen 학습은 각 뉴런의 가중치와 입력정보와의 거리를 계산하여 가장 가까운 거리의 뉴런이 승리하게 되는 승자 뉴런이 출력을 보낼 수 있는 유일한 뉴런이 되며, 승자와 그 이웃의 뉴런들만이 학습과정에서 가중치를 조정할 수 있다^{(2),(12)}.

자기 조직화 지도에서 입력벡터와 뉴런 간의 거리는 다음의 식으로 나타낸다.

$$D(j) = \sum_i (w_{ji} - x_i)^2 \quad (2)$$

또한, 뉴런 j 와 그 이웃들의 가중치는 다음의 식으로서 재조정된다.

$$\Delta w_{ji}^k = \alpha [x_i - w_{ji}^k] \quad (3)$$

$k+1$ 학습 단계에서의 가중치 Δw_{ji}^{k+1} 은 다음과 같다.

$$w_{ji}^{k+1} = w_{ji}^k + \alpha \Delta w_{ji}^k \quad (4)$$

3.2 역전파 신경망 적용

본 연구에서 사용된 반도체의 내부 결함 패턴 분류기로는 다층 퍼셉트론의 일종인 역전파 신경망을 적용하였으며, 입




Fig. 2 Kohonen neural network

력층과 출력층 사이에 은둔층이 존재하며, 다음의 Fig. 3에 역전파 신경망의 계층구조를 나타내었다.

그리고 은둔층을 증가하고 비선형 활성화함수를 사용함에 따라서 결정구역이 고급화되는 장점을 확보할 수 있으므로^{(10),(11),(12)} 본 연구에서 은둔층과 출력층의 비선형 활성화함수로서 시그모이드 함수를 적용하여 결정영역이 통상의 직선이 아닌 완만한 곡선으로 경계가 형성되도록 하여 은둔층을 학습하는 역전파 학습 알고리즘을 수행하도록 하였다.

Fig. 3의 모델을 대상으로 하여 입력층 (I)와 은둔층 (H) 및 출력층 (O)은 다음의 식으로 정의된다.

$$H_j = f\left(\sum_i W_{ji} \cdot I_i + \theta_j\right)$$

$$O_k = f\left(\sum_j W_{kj} \cdot H_j + \theta_k\right) \quad (5)$$

입력층 (I)과 은둔층 (H)의 2승오차 (E_p)를 줄이기 위한 가중치 (W_{ji})는 다음의 식으로 재조정된다.

$$W_{ji} = -\eta_3 \cdot \frac{\delta E_p}{\delta W_{ji}} = \eta_3 \cdot \delta_j \cdot I_i \quad (6)$$

또한, 은둔층 (H)과 출력층 (O)의 2승오차 (E_p)를 줄이기 위한 가중치 (W_{kj})는 다음의 식으로 재조정된다.

$$W_{kj} = -\alpha_2 \cdot \frac{\delta E_p}{\delta W_{kj}} = \eta_2 \cdot \delta_k \cdot H_j \quad (7)$$

모든 패턴 (P)에 대한 2승오차 (E_t)는 다음의 식으로 나타낼 수 있다. 여기서, (T_{pk})는 목표벡터이며, (O_{pk})는 출력벡터이다.

$$E_t = \sum_p \sum_k (T_{pk} - O_{pk})^2 / 2 = \sum_p E_p \quad (8)$$




Fig. 3 Backpropagation neural network




Fig. 4 Flowchart of pattern recognition

이러한 과정을 통하여 각 패턴 P 의 학습으로 2승오차 (E_p)를 점차 줄임으로서 전체적으로 오차함수 (E_t)를 극소화 한다.

4. 실험

4.1 시스템 구성

본 연구에서 사용한 SAT 시스템은 Hitachi 사의 장비로서 3축 스캐너를 포함하고 있으며, 초음파 변환기(Ultrasonic Transducer)의 주파수는 25 MHz이다. 초음파의 송·수신 유닛들로부터 수신된 초음파 신호는 SAT 장비 내에서 자체적으로 화상으로 변환되어 출력된다.

4.2 결함 시험편

본 실험에 사용된 시험편은 현재 국내·외에서 가장 많이 사용되고 있는 반도체 패키징인 PBGA와 SBGA를 시험편으로 사용하였으며, 결함의 크기는 자연결합의 조건에 맞는 크기와 형상에 상관없이 신경회로망 학습을 통하여 데이터를 얻을 수 있을 정도로 제작하였다.




Photo. 1 Experimental apparatus





Photo. 2 Semiconductor packages for test

5. 결과 및 고찰

5.1 화상 전처리 결과

Fig. 7에서의 입력정보는 자기 조직화 지도를 구성하는 결합강도의 개수로서 10×10 개의 데이터를 갖으며, 내용은 0부터 255 사이의 수치이다. 또한 (a),(b),(c)는 무결함의 정상 이미지를 기준으로 시험하려는 대상 이미지를 2차원 영



(a) Crack

(b) Delamination

Fig. 5 Acquired image






Fig. 6 Filtered image



(a) Crack (b) Delamination



(c) Normal

Fig. 7 Self-organizing map

역에 도시한 그림으로서⁽⁸⁾ 각각의 패턴에 대한 대표적인 이미지를 나타내며 이러한 패턴을 특징으로 역전파 신경망에 입력하여 간단한 도형의 형태로써 결함의 패턴을 분류하였다.

5.2 반도체 내부결함의 패턴인식 결과

본 연구에서 화상의 처리과정으로서의 화상처리와 자기 조직화 지도라는 2단계의 방법을 적용하였으며, 여기에, 역전파 신경망을 적용한 반도체 패키지 내부 결함의 패턴인식 알고리즘에 의한 소프트웨어의 성능시험을 수행한 결과는 다음의 Fig. 8과 같이 평가되었다.

여기서, 자율학습 신경망인 Kohonen 신경망은 구조상으




Fig. 8 Test result of estimative algorithm

Table 1 Time performance

Test Time	System Specification
≤ 40 sec.	CPU 733 MHz RAM 128 Mbyte

로 100%의 인식률을 얻을 수 없으므로 산업현장에 적용하기 위한 중요한 변수인 실행시간의 단축을 위하여 특성상으로 허용되는 최적조건으로 설정하였으며, 그에 따른 측정결과를 다음의 Table 1에 나타내었다.

6. 결론

SAT에 의한 반도체 패키지 내부 결함의 패턴인식을 위한 알고리즘의 개발에 연구결과는 다음과 같다.

- (1) 개발된 알고리즘에 의하여 작성된 소프트웨어를 반도체 패키지의 내부 결함의 패턴인식에 적용한 결과, 정상인 경우는 87.2%, 박리는 83.4%, 균열은 75.7%의 패턴 인식률을 확인하였다.
- (2) 반도체 내부 결함의 패턴인식에 소요된 시간은 40 sec. 이내로 측정되었다.
- (3) 향후에 더욱 다양한 반도체 패키지에 대하여 결함을 세분화하여 적용한다면, 실제의 현장조건에 부합되는 반도체 결함의 자동검사 시스템의 구현이 가능하다고 판단된다.

후 기

본 논문은 과기부 과학재단지정 지역협력 연구센터인 레

이저응용기술연구센터의 2002년도 연구비 지원에 의해 연구되었음.

참고 문헌

- (1) Kim, J. Y., 1990, *A Study on the Image Processing of Micro-Defects Detection of Semiconductor Package by Ultrasonic Wave*, Ph.D Thesis, Hanyang University.
- (2) Freeman, H. and Shapira, R., 1991, *Neural Networks, Algorithms, Applications, and Programming Techniques*.
- (3) Fu, K. S., 1982, *Syntatic Pattern Recognition and Application*, Prentice-Hall.
- (4) Fu, K. S. and Rosenfeld, A., 1976, "Pattern Recognition and Image Processing", *IEEE Trans. Computers*, Vol. C-25, No. 12.
- (5) Castleman, K. R., 1979, *Digital Image Processing*, Prentice-Hall.
- (6) Clark, R. J., 1985, *Transform Coding of Images*, Academic Press.
- (7) Gonzalez, R. C. and Fittes, B. A., 1977, "Gray Level Transformation for Interactive Image Enhancement", *Mechanism and Machine Theory*, Vol. 12, pp. 111~122.
- (8) Kohonen, T., 1990, "The Self-Organizing Map", *IEEE Proc.*, Vol. 78, pp. 1464~1480.
- (9) Kim, J. Y., Hong, W. and Han, J. H., 1999, "A Study on the Detection of Interfacial Defect to Boundary Surface in Semiconductor Packages by Ultrasonic Signal Processing", *Journal of KSNT*, Vol. 19, No. 5, pp. 369~377.
- (10) Kim, K. L. and Sa, S. Y., 2000, "The Classification of Roughness for Machined Surface Image Using Neural Network", *Journal of KSMTE*, Vol. 9, No. 2, pp. 144~150.
- (11) Kim, I. S. and Chon, K. S., 1999, "A Study on Prediction of Optimized Penetration Using the Neural Network and Empirical Models", *Journal of KSMTE*, Vol. 8, No. 5, pp. 70~75.
- (12) Park, M. Y. and Choi, H. S., 1991, *Neuro Computer*, Daeyoungsa, Korea.
- (13) Ha, Y. H., Lim, J. K., Nam, J. Y. and Kim, Y. S., 1998, *Digital Image Process*, Green, Korea.
- (14) *Manual of Image Processing Toolbox*, The Math Works Inc.
- (15) *Manual of Neural Network Toolbox*, The Math Works Inc.