Novel 622Mb/s Burst-mode Clock and Data Recovery Circuits with the Muxed Oscillators

Muxed Oscillator를 이용한 622Mbps 버스트모드 클럭/데이터 복원회로

  • 김유근 (연세대학교 전기전자공학과 초고속정보전송연구실) ;
  • 이천오 (연세대학교 전기전자공학과 초고속정보전송연구실) ;
  • 이승우 (연세대학교 전기전자공학과 초고속정보전송연구실) ;
  • 채현수 (연세대학교 전기전자공학과 초고속정보전송연구실) ;
  • 류현석 (연세대학교 전기전자공학과 초고속정보전송연구실) ;
  • 최우영 (연세대학교 전기전자공학과 초고속정보전송연구실)
  • Published : 2003.08.01

Abstract

Novel 622Mb/s burst-mode clock and data recovery (CDR) circuits with muxed oscillators are realized for passive optical network (PON) application. The CDR circuits are implemented with 0.35$\mu\textrm{m}$ CMOS process technology. Lock is accomplished on the first data transition and data are sampled in the optimal point. The experimental results show that the proposed CDR circuits recover the incoming 400Mbps-680Mbps burst mode input data without error.

새로운 구조의 622Mbps급 버스트 모드 클럭/데이터 복원 회로를 구현하였다. 회로는 2개의 muxed oscillator (MO)와 위상 동기 회로 등으로 구성되어 있으며, passive optical network(PON) 시스템에 사용될 수 있도록 instantaneous locking 특성을 갖는다. 또한. 지터가 내재된 데이터가 인가되어도 데이터에 따라 클럭이 연동되어 항상 최적의 샘플링 포인트를 갖는다. 이 회로는 0.35$\mu\textrm{m}$ CMOS 공정을 이용하여 제작되었다. 측정 결과 제안된 클럭/데이터 복원 회로는 400Mbps 680MbPs 까지의 버스트 모드 입력 데이터를 에러없이 복원하였다.

Keywords

References

  1. Digest of Technical Papers of the 1996 Symposium on VLSI Circuits A 2GHz 1.6mW Phase Locked Loop B,Razavi
  2. Solid-State Circuits Conference A 30 MHz high-speed analog/digital PLL in 2 um CMOS Kim,B.;Hilman,D.N.;Gray,P.R.
  3. Electronics Letters v.28 Banu,M.;Dunlop,A.E.
  4. Proceedings of the 1995 IEEE International Solid State Circute COnferences 150/30Mb/s CMOS NonOversampled Alfred E. Dunlop;Wilhelm C. Flscher;Mihai Banu;Thaddeus Gabara