

논문 16-10-13

다채널 고온 초전도 볼텍스 유동 트랜지스터의 I-V 특성 해석

Analysis of I-V Characteristics in the Multi-channel Superconducting Vortex Flow Transistor

고석철^{*}, 강형곤^{**}, 임성훈^{***}, 최효상^{***}, 한병성^{***}

(Seokcheol Ko^{*}, Hyeong-Gon Kang^{**}, Sung-Hun Lim^{***}, Hyo-Sang Choi^{***}, and Byoung-Sung Han^{***})

Abstract

The principle of the superconducting vortex flow transistor (SVFT) is based on control of the Abrikosov vortex flowing along a channel. The induced voltage is controlled by a bias current and a control current, instead of external magnetic field. The device is composed of parallel weak links with a nearby current control line. We explained the process to get an I-V characteristic equation and described the method to induce the external and internal magnetic field by the Biot-Savarts law in this paper. The equation can be used to predict the I-V curves for fabricated device. From the equation we demonstrated that the current-voltage characteristics were changed with input parameters. I-V characteristics were simulated to analyze a SVFT with multi-channel by a computer program.

Key Words : Current-voltage characteristics, Induced voltage, Superconducting vortex flow transistor

1. 서 론

초전도 볼텍스 유동 트랜지스터는 바디전류에 의해 바이어스 되는 단일 또는 여러 개의 초전도 박막 마이크로브리지로 구성되어 있다. 그림 1과 같이 아브리코소브 볼텍스의 운동과 핵은 제어라인에 흐르는 전류에 의해 발생되는 자속으로 제어된다. Hohenwarter 등에 의해 처음으로 고온 초전도 박막을 사용하여 트랜지스터에 관한 연구[1]를 수행한 후로 많은 연구그룹들이 SFFT(초전도 자속 유동 트랜지스터)를 제작하고 볼텍스 유동이 있는 고온 초전도체에서 비선형 전류-전압 특성을 연구해왔다[2].

* : 전북대학교 전기공학과
(전북 전주시 덕진구 덕진동 1가 664-14
Fax: 063-270-2394
Corresponding Author: suntrac@shinbiro.com)
** : 전북대 반도체물성연구소
*** : 조선대학교 전기공학과
**** : 전북대학교부설공학연구원 공업기술연구센터
2003년 7월14일 접수, 2003년 9월 5일 1차 심사완료,
2003년 9월 8일 최종 심사완료




그림 1. 다중채널 고온 초전도 볼텍스 유동 트랜지스터의 기본적인 입체 구조.

Fig. 1. Three-dimensional basic structure of the multi-channel SVFT.

제2종 고온 초전도체에서 I-V 특성 곡선들은 일반적으로 높은 전압, 낮은 온도에서 조차 자속 열유

동 지역에 비례하여 비선형적으로 증가한다. 이런 결과는 임계전류밀도가 초전도체 안에 넓게 분포한다는 것을 의미한다. 그 동안의 전류-전압 방정식들은 SFFT 양판에서 외부자계를 인가함에 따라 바이어스 전류와 출력전압과의 관계를 보여주었으며[3], Miyahara 등이 발표한 제어라인이 일직선이고 바이어스 전류라인이 단일채널의 경우 전류-전압 방정식의 시뮬레이션은 단지 직선의 그래프가 나오기 때문에 실험값과 비교할 수 없었다[4]. 따라서 채널의 식각 두께와 폭의 크기를 얼마만큼 설계해야 할지 몰랐고 단지 실험적으로만 규명을 해야 했다.

본 논문에서는 다중채널에서 I-V 특성 방정식을 얻기 위한 과정과 비오-샤바로 법칙에 의해 내부자계와 외부자계를 계산하기 위한 유도방법을 기술하였다. 채널부분에 유기되는 전압은 외부자계 대신 제어전류와 바이어스 전류에 의해 발생되는데 이 방정식으로부터 입력 파라미터 중 채널의 개수가 늘어남에 따라 전류-전압 특성이 변화하는 것을 알 수 있었다. 특히, 채널수의 증가에 따라 낮은 바이어스 전류에서 출력전압이 형성되는 것을 알 수 있었다. 제안된 방정식은 디바이스 물리학에 기본을 두고 있으며 모델 예측들은 측정치와 비교되었다. 실제적으로 이 유도된 방정식은 여러 가지 식각 방법으로 볼텍스 유동 트랜지스터를 제작하기 전에 전달저항과 전류-전압 곡선들을 미리 예측하는데 사용될 수 있을 것이다.

2. 다중채널 볼텍스 유동 트랜지스터

2.1 트랜지스터의 원리

자속 유동은 자속선 격자가 유동하는 손실영역이며, 손실은 거의 오음의 법칙을 따른다. 이는 전형적인 초전도체에서 전류가 임계치를 넘어설 때 나타나는 영역이다. 전형적인 초전도체에서 전류가 임계치보다 약간 작고, 온도가 충분히 크면 열적 요동이 자속선을 움직인다. 이 영역이 자속선 유동 영역이다. 이때 저항은 오음의 법칙을 따르지 않고 온도에 좌우한다. 결함이 있는 경우 전류-전압 특성 곡선에서 자속 열유동과 자속 유동 사이의 경계점을 둘 필요가 없다. 만일 볼텍스들이 자유롭게 움직일 수 있으면 에너지 손실 없이 하부 임계 자기장 이상의 전류를 흐르게 할 수 없다. 따라서 한정된 임계전류를 흐르게 하려면 볼텍스들이 움직이지 않도록 편고정을 해야한다. 결과적으로 다중채널에 있어서 볼텍스들의 이동을 막아서 임계전

류가 하부 임계 자기장에 의해 제한되지 않도록 편고정을 함으로써 초전도 볼텍스 유동 트랜지스터의 동작을 가능하게 된다.

2.2 유기된 전류-전압 방정식

제어전류와 채널의 개수에 따라 출력전압-전류 방정식을 유도하기 위해서는 Bernstein 등이 주장한 다음 식 (1)에서 식 (5)로부터 시작된다[3].

먼저 제2종 초전도체에서 아브리코소브 격자선은 시료를 통하여 관통하는 자속이 있는 론던방정식에 관계되는 볼텍스의 순환전류와 간섭길이 크기에 대한 상전도 핵에 의해 특정 지워진다. 전류밀도 J 가 흐를 때 볼텍스는 로렌츠힘이라 불리는 단위부피당 작용하는 힘에 좌우된다.

$$F = J \times \phi_0 \quad (1)$$

여기서 J 는 전류밀도이고, 양자속은 자속밀도의 방향과 관계되는 벡터로 생각할 수 있다. 이 로렌츠 힘은 자속선 격자를 움직이게 한다. 혼합상태에서 볼텍스가 형성되어서 전류는 이 볼텍스를 이동시키기 때문에 에너지 소비가 발생된다. 볼텍스들이 바이어스 전류 I_b 가 흐르고 있는 두께 t , 채널의 거리 L , 채널의 폭 w 를 가지고 있는 채널부분에서 움직일 때 채널부분의 단자에서 유기되는 전압의 크기는 다음과 같이 표현될 수 있다.

$$V_{out} = n \cdot L \cdot v_L \cdot \phi_0 \quad (2)$$

여기서 n 은 볼텍스 표면 밀도이고, v_L 은 볼텍스 평균 속도이다. 수정된 London 방정식으로부터 다중채널 부분의 가장자리 방향으로 볼텍스 표면 밀도는 외부자계가 없을 때 식 (3)으로 나타낼 수 있다.

$$n\left(\frac{w}{2}\right) = \frac{\mu_0 [I_b - I_{cro}]}{2\phi_0 t} \quad (3)$$

여기서 I_{cro} 는 채널 부분의 임계전류이고, 핵의 주위를 도는 영구전류의 볼텍스와 같다고 할 수 있다. 채널 부분의 임계전류는 외부에서 주는 자속밀도 B 의 세기에 따라 변화값을 갖게 될 것이다. 만약 균일한 자속밀도 B 가 채널 부분인 약결합링크에 수직으로 존재한다면 식 (3)을 다음과 같이 더 보완해서 표현할 수 있다.

$$n\left(\frac{w}{2}\right) = \frac{\mu_0 [I_b - I_{cro}]}{2\phi_0 t} + \frac{B}{\phi_0} \quad (4)$$

또한, 자속 열유동 지역에서 볼텍스 속도는 다음과 같이 표현된다.

$$v_L = \frac{2k_B T \delta}{\hbar} \exp(-E_p/k_B T) \cdot \sin h\left[\frac{I_b}{(w \cdot k_B T / (\delta \cdot \phi_0))}\right] \quad (5)$$

여기서 \hbar 와 k_B 는 각각 폴링크 상수와 볼쓰만 상수를 의미한다. 또한, T 와 w 는 절대온도와 채널 부분의 한 개의 약결합 링크의 폭을 뜻하고, δ 와 ϕ_0 는 편고정 포텐셜 범위와 양자속의 최소단위를 나타낸다. E_p 는 각각 편고정 에너지를 의미한다.

2.3 자속밀도 계산 방법

방정식 (4)의 자속밀도 B 는 제어전류 I_{com} 에 의해 발생된다. 채널부분은 바이어스 전류 I_b 가 임계전류 I_{cro} 보다 큼으로써 혼합상태가 된다. 제어전류에 의해 발생된 외부자계 B 는 y 축으로 진행하는 외부자계 B_y 를 계산한다. 여기에서 z 축으로 진행하는 외부자계 B_z 는 무시한다. 단지 외부자계 B_y 만을 고려한다면 그림 2처럼 도선에 유한장전류를 흘렸을 때의 자계를 비오-샤바르 법칙을 사용하여 y 축으로 진행하는 외부자계를 구할 수 있다. 비오-샤바르 법칙을 이용하여 P 점에서의 자속밀도는 다음과 같다.

$$B = \mu_0 H_p = \left\{ \frac{\mu_0 \cdot \sin \alpha \cdot I_{com}}{2\pi(x + w_0/2 + a_0 + (N_{ch} - 0.5)w)} \right\} \times \left\{ \sin \left[\tan^{-1} \left(\frac{\tan \alpha \cdot x}{(x + w_0/2 + a_0 + (N_{ch} - 0.5)w)} \right) \right] \right\} \quad (6)$$

여기서 x 는 제어 전류라인의 중심선으로부터 제어전류의 양끝까지의 직선거리이며 α 와 N_{ch} 는 제어 전류라인의 중심각과 바이어스 전류라인의 약결합 링크 부분의 채널개수를 각각 의미한다. 볼텍스에 의해 유기된 전압방정식을 계산하기 위해 식 (2), (4), (5)로부터 정리하면 식 (7)과 같다

$$V_{out} = \left\{ \frac{\mu_0 \cdot L \cdot v_{L0} \cdot \exp(-E_p/k_B T)}{t} \right\} (I_b - [I_{cro} - B]) \quad (7)$$

$$\times \sin h\left[\frac{I_b}{(w \cdot k_B \cdot T / (\delta \cdot \phi_0))}\right]$$

채널 부분에서의 임계전류 I_{cro} 은 제어전류를 인가함에 따라 $I_{cr} - kI_{com}$ 에 비례하여 임계전류값이 멀어진다. 여기서 I_{cr} 은 제어전류를 가하지 않았을 때의 초기 임계전류이고 k 는 fitting 파라미터값이다.




그림 2. 다중채널 볼텍스 유동 트랜지스터에서 자계의 세기를 표현하는 비오-샤바르 법칙.

Fig. 2. The law of Biot-Savart expresses the magnetic field intensity in multi-channel SVFT.

볼텍스에 의해 유기된 전압방정식은 식 (2), (4), (5), (6)을 식 (7)에 대입하여 정리하면 아래와 같이 쓸 수 있다.

$$V_{out} = \begin{cases} \frac{\mu_0 \cdot L \cdot v_{L0} \cdot \exp(-E_r/k_B T)}{t} \\ I_b - \left[I_{cr} - kI_{com} - \frac{t \cdot \sin \alpha \cdot I_{com}}{\pi(x + w_0/2 + a_0 + (N_{ch}-0.5)w)} \right. \\ \times \sin \left(\tan^{-1} \left(\frac{\tan \alpha \cdot x}{x + w_0/2 + a_0 + (N_{ch}-0.5)w} \right) \right) \\ \times \sin h \left[\frac{I_b}{(w \cdot k_B \cdot T / (\delta \cdot \phi_0))} \right] \\ \left. \sqrt[3]{2(N_{ch}-0.5)} \right], \text{ for } I_b > (I_{cr} - kI_{com}) \\ 0, \text{ for } I_b \leq (I_{cr} - kI_{com}) \end{cases} \quad (8)$$

만약 입력 제어전류가 없을 때 출력전압을 표현하면 식 (9)로 나타낼 수 있으며, 이 전압은 불티스에 의해 생긴 자체적인 전압이다.

$$V_0 = \begin{cases} \frac{\mu_0 \cdot L \cdot v_{L0} \cdot \exp(-E_r/k_B T)}{t} [I_b - I_{cr}] \\ \times \sin h \left[\frac{I_b}{(w \cdot k_B \cdot T / (\delta \cdot \phi_0))} \right] \\ \times \sqrt[3]{2(N_{ch}-0.5)}, \text{ for } I_b > I_{cr} \\ 0, \text{ for } I_b \leq I_{cr} \end{cases} \quad (9)$$

여기서 μ_0 와 v_{L0} 는 투자율과 불티스 초기 속도이다.

표 1은 다채널 불티스 유동 트랜지스터의 시뮬레이션 파라미터를 보여주고 있다. 이 조건을 바탕으로 채널수의 변화에 따라 컴퓨터 시뮬레이션을 하였다. 그 결과를 그림 3에 보여주고 있다. 채널 개수가 증가함에 함께 전류-전압 특성 곡선이 아래로 내려가는 것을 볼 수 있다. 채널수를 한 개에서 다섯 개로 증가시켰을 때 낮은 바이어스 전류에서도 출력전압이 유기된다. 이는 채널수를 늘림으로써 저전력 소비의 트랜지스터를 제작할 수 있다는 것을 의미한다.

표 1. SVFT의 시뮬레이션 조건.

Table 1. Simulation condition of SVFT.

기호	특성값	기호	특성값
ϕ_0	2.07×10^{-15} [web]	α	56.9[°]
h	6.63×10^{-34} [J.sec]	x	185×10^{-6} [m]
k_B	1.38×10^{-23} [J/deg]	E_p	1.806×10^{-21} [V]
L	5×10^{-6} [m]	v_{L0}	3.45×10^3 [m/s]
t	0.4×10^{-6} [m]	w	5×10^{-6} [m]
μ_0	$4\pi \times 10^{-7}$ [F/m]	w_t	45×10^{-6} [m]
T	77[k]	N_{ch1}	1
a_0	5×10^{-6} [m]	N_{ch2}	5
δ	2.15×10^{-9} [m]	I_{com}	$0 \sim 12 \times 10^{-3}$ [A]




그림 3. 채널개수가 늘어날 때의 I-V 특성곡선.

Fig. 3. The curves of I-V characteristics computed when the number of channel increased.

3. 등가회로 분석

그림 4에서 보여준 불티스 유동 트랜지스터의 등가회로는 Martens에 의해 제안되었다[5]. 이 등가회로에서 transresistance r_m 값이 가장 중요한 파라미터이다. R_L 은 부항저항이고, L_{in} , R_{in} , L_{out} 및 R_{out} 은 입력 인덕턴스, 입력저항, 출력 인덕턴스, 출력저항을 각각 의미한다. M 은 입력과 출력회로의 상호 인덕턴스이다. transresistance r_m 은 바이어스 전류 I_b 와 제어전류 I_{com} 의 함수이다. 이는 제어전류를 인가함에 따른 출력전압의 변화량을 의미한다.




그림 4. 불티스 유동 트랜지스터의 등가회로.

Fig. 4. Equivalent circuit of the vortex flow transistor.

$$r_m = \frac{\Delta V_{out}}{\Delta I_{com}} \quad (10)$$

디바이스 동작점을 설계할 때 transresistance r_m 값은 전류-전압 곡선의 동작점으로 사용되는데 반드시 필요하다. 유기되는 전압 V_{out} 은 출력단자를 가로지르는 개방시 전압이다. 제어전류 I_{com} 은 등가회로의 입력전류이다.

식 (8)의 전압방정식을 제어전류 I_{com} 으로 미분하여 정리하면 다음과 같다.

$$\begin{aligned} r_m &= \frac{dV_{out}}{dI_{com}} \\ &= R_A \left\{ k + \frac{t \cdot \sin \alpha}{\pi(x + w_0/2 + a_0 + (N_{ch} - 0.5)w)} \right. \\ &\quad \times \sin \left(\tan^{-1} \left(\frac{\tan \alpha \cdot x}{x + w_0/2 + a_0 + (N_{ch} - 0.5)w} \right) \right) \\ &\quad \left. \times \sin h \left[\frac{I_b}{I_o} \right] \times [\sqrt[3]{2(N_{ch} - 0.5)}] \right\} \end{aligned} \quad (11)$$

여기서 $R_A \equiv \mu_0 \cdot L \cdot v_{L0} \cdot \exp^{(-E_f/k_b T) / t}$ 의 값이고, $I_o \equiv wk_b T / (\delta\phi_0)$ 을 의미한다. 전달저항 r_m 값은 fitting 상수 k 와 R_A , I_b 및 밖의 변수에 따라 변한다.

4. 결과 및 고찰

4.1 시편 준비과정

400 nm 식각 마이크로브리지 채널 두께를 갖는 측정용 초전도 불렉스 유동 트랜지스터는 YBCO 초전도 박막을 사용하여 제조되었다. 50 μm 단일 채널폭과 3 μm 의 채널 길이를 갖는 하나의 약결합으로 되어있다[6]. 제어라인의 제어선 폭은 20 μm 과 제어라인 중앙꼭지점과 바이어스 라인과의 거리는 5 μm 이다. 습식식각 방법으로 전체적인 형상을 제작했고, ICP(Inductively coupled plasma) 시스템을 이용하여 채널 부분을 식각하였다. 박막의 임계온도를 측정하기 위해 훌더를 액체 질소통에 넣고 온도를 서서히 내렸을 때 저항이 0으로 떨어지는 지점이 84K 이였다. 이 디바이스 패턴들은 ICP 식각 기술[7,8]로 고온 초전도 박막을 사용하여 자속 흐름에 기초를 두고 제조되었다. 임계전류는 마이크로브리지 채널을 가로질러 1 uV 전압이 유기되는 바이어스 전류로 정의한다. 그러나 이 표준에 따라 측정된 전류값은 단지 임계온도로부터 크게 벗어나지 않는 한 불렉스 해 전류와 같다.

고 가정할 수 있다. 이런 이유로 여기에 표현된 대부분의 결과들은 임계온도 근처의 온도이다.

4.2 전류와 전압 특성

전형적인 YBCO 고온 초전도 자속 유동 트랜지스터의 전류-전압 곡선은 제어전류 I_{com} 에 의해 발생되는 외부 자계의 영향에 따라 변하는 곡선을 그림 5에 보여주고 있다. 낮은 바이어스 전류에서 마이크로브리지는 여전히 초전도 상태를 유지한다. 임계전류 이상으로 바이어스 전류를 가했을 때 마이크로브리지는 능동적인 불렉스 유동 상태로 들어간다. 제어전류를 가함으로써 불렉스 밀도가 바뀌게 되고 전송 특성들은 유기전압을 변하게 한다. 불렉스의 유기전압은 제어전류의 증가에 따라 더 많이 발생한다. 제어전류가 높은 준위에서 전류-전압 곡선이 아래로 이동되고 있음을 보여주고 있다. 그림 5는 시뮬레이션 곡선들이 측정값과 어느 정도 일치하는 것을 보여주고 있다.




그림 5. 불렉스 유동 트랜지스터의 I-V 특성곡선.
Fig. 5. The curves of I-V characteristics SVFT.




그림 6. 제어전류와 불렉스 유동 전압 곡선.
Fig. 6. The curves of vortex flow vortex flow voltage and control current.




그림 7. 자속 유동 특성들로부터 계산된 제어전류 대 전달저항.

Fig. 7. Transresistance vs control current calculated from the vortex flow characteristics.

4.3 Transresistance

transresistance r_m 은 방정식 (11)의 자속 유동 특성들의 데이터로부터 계산되었다. 그림 6은 출력 전압에서 자체적인 자기전압을 뺀, 즉 식 (8)에서 식 (9)을 뺀 전압과 제어전류의 관계 곡선을 보여주고 있다. 그림 7의 측정된 값은 제어전류에 따라 전달저항이 증가하는데 제어전류의 측정 간격이 너무 좁고 데이터 양이 많지 않기 때문에 보간법을 이용하여 fitting curve로 시뮬레이션 한 그림을 보여주고 있다. 그림 7처럼 제어전류 대 전달저항 값을 계산하기 위해 그림 6의 데이터 값을 이용하였다. 얻어진 r_m 값들은 바이어스 전류 51.28 mA, 제어전류 10 mA에 대해서 0.438 Ω 이하이다. transresistance 값은 마이크로브리지 폭에 반비례 한다. 따라서 transresistance 값을 증가시키기 위해서는 다중채널 마이크로브리지 구조나 나노구조 [9]를 가짐으로써 향상시킬 수 있다.

5. 결 론

YBCO 초전도 박막을 ICP 장비를 이용하여 제작하고자 하는 400 nm의 두께를 갖고 전체 채널 폭 45 μm, 하나의 채널폭은 5 μm이고 채널 길이 5 μm인 채널로 구성된 고온초전도 볼텍스 유동 트랜지스터에 대한 전류-전압 특성 방정식을 유도하였고 시뮬레이션 해보았다. 채널부분에서 일어나는 볼텍스 운동 특성에 대한 물리적인 양을 볼텍

스에 유기되는 전압방정식을 통해 계산할 수 있었다. 제어전류가 0에서 12 mA까지 변화함에 따라 초전도 채널의 임계전류가 감소되었다. 채널수를 1 개에서 5개로 증가할 때 제어전류 12 mA, 출력전압 5 mV에서 바이어스 전류는 6 mA 감소했음을 알 수 있었다. 또한 이 다중채널 트랜지스터의 전류-전압 특성 방정식의 타당성을 입증하기 위해 단일 채널의 볼텍스 유동 트랜지스터를 제작하여 실측값과 시뮬레이션 값을 비교하였다.

전달저항인 transresistance 값은 바이어스 전류 51.28 mA, 제어전류 10 mA에서 0.438 Ω 이하였다. 이 방정식으로부터 마이크로브리지의 두께나, 폭, 제어라인과의 거리, 제어선 각도 등의 입력파라미터 중 채널개수에 따라 변하는 전류-전압 특성을 보여주고 있다. 실제적으로 이 유도된 방정식은 디바이스의 transresistance와 디바이스 전류-전압 곡선들을 예전하는데 사용될 수 있을 것이다.

참고 문헌

- [1] G. K. G. Hohenwarter, J. S. Martens, J. H. Thompson, J. B. Beyer, J. E. Nordman, and D. S. Ginley, "Characteristics of superconducting flux-flow transistor", IEEE Trans. on Magn., Vol. 27, No. 2, p. 3297, 1991.
- [2] Maxime Pauly, Rafik. Ballow, Gerard Fillion, and Jean-Claude Villegier, "Current-voltage investigation of vortex motion in $\text{YBa}_2\text{Cu}_3\text{O}_{7-\delta}$ micro-bridges under high magnetic field", Physica B, 284-288, p. 721, 2000.
- [3] P. Bernstein, C. Picard, M. Pannetier, Ph. Lecoeur, J. F. Hamet, T. D. Doan, J. P. Contour, M. Drouet, and F. X. Reg, "Current-Voltage characteritation of the vortex motion in $\text{YBa}_2\text{Cu}_3\text{O}_{7-\delta}$ microbridges and implications on the development of superconducting flux flow transistor", J. Appl. Phys., Vol. 82, No. 10, p. 5030, 1997.
- [4] K. Miyahara, S. Kubo, and M. Suzuki, "Vortex flow characteristics of high-Tc flux flow transistor", J. Appl. Phys., Vol. 76, No. 1, p. 404, 1994.
- [5] J. S. Martens, Vincent M. Hietala, Thomas E. Zipperian, D. S. Ginley, Chris P. Tigges,

- and Julia M. Phillips, "S-parameter measurements and microwave applications of superconducting flux-flow transistors", IEEE Trans. on Microwave Theory and Techniques, Vol. 39, No. 12, p. 2018, 1991.
- [6] Hyeong-Gon Kang, Sung-Hun, Byoung-Sung Han, Hyo-Sang Choi, and Toon-Bong Hahn, "Conditions of ICP for a superconducting flux flow transistor and its etching characteristics", Materials Sci. and Eng. B, Vol. 102, p. 344, 2003.
- [7] Y. H. Im, H.-G. Kang, B-S. Han, and Y. B. Hahn, "High density plasma etching of YBaCuO superconductors", Electrochemical and Solid-state Lett., Vol. 4, No. 10, p. C77-C79, 2001.
- [8] 강형곤, 임성훈, 임연호, 한윤봉, 황종선, 한병성, "새로운 ICP 장치를 이용한 고온 초전도체의 Dry Etching과 기존의 Wet Etching 기술과의 비교", 전기전자재료학회논문지, 14권, 2호, p. 158, 2001.
- [9] 고석철, 강형곤, 임성훈, 이종화, 한병성, "나노 채널을 갖는 고온 초전도 트랜지스터의 전기적 특성", 대한전기학회 전기전자재료연구회 춘계 학술대회논문집, p. 68, 2003.