

DGS 구조를 이용한 자기 발진 혼합형 주파수 하향변환기 설계

論文

52C-11-9

Design of A Self Oscillating and Mixing Frequency Down-Converter Using A DGS

鄭 明 燉* · 朴 准 爽** · 金 炳 碩*** · 林 在 凤§

(Myoung-Sub Joung · Jun-Seok Park · Hyeong-Seok Kim · Jae-Bong Lim)

Abstract - In this paper, we describe a unique self oscillating and mixing (SOM) down-converter design using a modified defected ground structure (DGS). The proposed SOM converter is consisted of self-oscillator, which can produce negative resistance and select resonance frequency, RF matching circuit, and IF low pass filter. As the advantage of this SOM converter can mix LO and RF signals as well as inducing LO signal with only one active device. it is designed as a simple structure and the low cost. Also, there is easy advantage to be applied in RFIC/MMIC technology because it offers excellent phase noise performance in spite of using micro-strip structure. The LO signal for the proposed SOM converter is designed at 1GHz and RF frequency was chosen to be 800MHz. The achieved conversion loss and phase noise performances of the implemented SOM converter are 15dB and -95dBc/Hz at 100KHz offset frequency respectively. The equivalent circuit parameters for DGS are extracted by using a three dimensional EM simulator and simple circuit analysis method.

Key Words : DGS (Defected Ground Structure), Oscillator, Self-oscillating mixer

1. 서 론

최근에 마이크로파 통신 기술이 급속적으로 발달함에 따라 부품 개발 기술도 고성능, 소형화, 저가격화 하는 추세에 있다. 자기 발진 혼합기(Self-Oscillating Mixer)란, 혼합기의 국부 신호를 외부에서 인가하지 않고 혼합기에서 자체 발진 시켜서 새로운 주파수를 생성하는 구조의 혼합기이다. 기존의 연구 되어진 송·수신기의 Front-end 단에 적용되는 자기 발진 혼합기에서의 발진기는 Dielect Resonate(DR)와 같은 높은 Q값의 공진기가 요구되어 졌다. 하지만 Dielect Resonate Oscillator (DRO)는 DR의 부피 때문에 RFIC/MMIC 설계에 어려운 점이 있었다. 본 논문에서는 마이크로 스트립 구조의 공진기에 위상 잡음 특성을 개선시키기 위해 접지면에 Defected Ground Structure(DGS)회로를 주어 발진기를 설계 하였으며, 이를 이용하여 자기 발진 능동 혼합기를 설계 하였다. 이 혼합기의 장점은 발진기에 사용되어진 능동 소자를 사용하여 신호를 혼합하는 모듈로 이용함으로서 구조가 간단하여 가격을 줄일 수 있는 장점이 있으며 마이크로 스트립 구조이면서도 실험 결과 좋은 위상

잡음 특성을 보이므로 RFIC/MMIC 기술에 적용되기가 용이한 장점을 가진다.[3]-[9] 또한 구조의 단순화로 저가격에 제작 할 수 있는 특징을 가지고 있다. 기존의 SOM의 경우는, 능동 소자를 이용한 혼합기로서 변환 이득을 갖는 특성이 있으므로[1] IF의 중폭 단을 감소시킬 수 있는 장점을 갖고 있다. 그러나 DGS 구조의 특성상 신호의 coupling 특성을 이용한 구조이므로 IF 대역같이 비교적 저주파수 대역에서는 입·출력에 의한 coupling loss가 발생한다. 이런 이유로 IF 대역에서의 변환 손실을 줄일 수 있는 연구가 더 진행되어야 하겠다. 본 논문의 분석을 위해 1GHz에서 LO 신호를 발생 시키는 주파수 하향 변환기를 설계 제작하였다.

2. DGS구조를 이용한 자기발진 혼합형 하향변환기

그림 1.은 자기 발진혼합기형 하향변환기의 구성도로서, 구성은 HEMT에 의한 자기발진 혼합부, 입력 정합회로 그리고 출력단의 IF대역의 저역통과 필터로 구성되어 있다. 이 혼합기에서 FET는 gate와 drain 사이에 병렬 루프를 형성시키는 DGS 구조에 의해 발진하여 국부 신호를 발생시킴은 물론 입력 신호와 발생된 국부 신호를 혼합 시켜주는 역할을 한다.

2.1 발진기의 설계

그림 2.에서 보는 바와 같이 발진기는 DC 에너지를 RF 에너지로 변환 시켜주는 능동 소자와 공진 회로로 구성 되

* 準會員 : 國民大 工大 電子工學科 博士課程

** 正會員 : 國民大 工大 電子工學科 助教授 · 工博

*** 正會員 : 中央大 工大 電子工學科 教授 · 工博

§ 正會員 : 國民大 工大 電子工學科 教授 · 工博

接受日字 : 2003年 9月 4日

最終完了 : 2003年 10月 3日




그림 1 자기 발진혼합기의 블록도

Fig. 1 The schematic of a self-oscillating mixer

어 진다. 공진기 회로는 능동 소자의 리액턴스 성분을 보상하는 리액턴스 성분을 저장하는 기능을 제공한다. 발진은 공진 주파수에서 전체 회로의 리액턴스 성분이 완전히 제거될 때 발생하게 된다. 일반적으로 정상상태의 발진기는 식(1), (2)의 발진 조건을 만족 시켜야 한다. 즉, 정상 상태의 발진기에 대하여 소자의 발진 동작점에서 전체 회로의 임피던스(Z_c)와 소자의 임피던스(Z_d)의 합은 영이 되어야 한다.




그림 2 일반적인 부성저항 발진기의 구성도

Fig. 2 The generic schematic of a negative resistor oscillator

여기서 회로의 임피던스는 $Z_c = R_c + jX_c$ 이며, 회로의 저항 R_c 는 양의 값이어야 하고, 소자의 저항은 부성저항을 가져야 한다. 식 (1), (2)를 만족 하기 위한 회로의 임피던스는 주파수에 의해서만 변화되고 소자의 임피던스는 DC 동작점, 작동주파수 성분, RF 전류의 크기, 온도 등의 함수이다.

$$|\Gamma_c| > \frac{1}{|S_{11}|} \quad (1)$$

$$\text{phase } (\Gamma_c) = \text{phase } \left(\frac{1}{S_{11}} \right) \quad (2)$$

그림 3은 발진기의 설계 순서를 나타낸 그림이다. 그림에서 같이 우선 DGS의 등가 모델을 이용하여 발진기 회로를 설계를 한 후 그림의 순서와 같이 디자인한다. 발진기의 시뮬레이션은 HP사의 ADS툴을 이용하여 결과를 예측 하였다. 실제 기판 제작은 ADS툴의 DGS등가모델을 추출 후

Ansoft사의 HFSS툴을 이용하여 EM 시뮬레이션을 하여 기판을 설계 하였다.




그림 3 디자인 설계 순서

Fig. 3 Flowchart for the design procedure




그림 4 DGS의 등가 모델을 이용한 발진기의 회로도

Fig. 4 The oscillator circuit schematic using the equivalent circuit of DGS

그림 4는 circuit simulation을 위해 DGS의 등가 모델을 이용하여 구성한 발진기의 회로도이다. DGS와 결합 된 집

중 소자 또는 디바이스는 DGS의 단위격자의 등가회로와 병렬적인 구조의 등가 회로로 표현 할 수 있다. 따라서, FET가 삽입 된 DGS의 등가 회로는 게이트와 드레인 사이의 병렬 케이스이 되는 쿨피츠 발진기 구조의 형태를 띠고 있다. 이 구조에서 DGS는 음 저항이 발생 하도록 케이스을 구성함과 동시에 발진 주파수를 선택 해주는 공진기의 역할을 하고 있다.

발진기 회로로부터 추출된 DGS의 등가 모델 값은 각각 $L_r=9.2\text{nH}$, $C_r=0.7\text{pF}$, $C_p=1.5\text{pF}$ 값을 가지며, 주파수 응답 특성은 하나의 공진점을 갖는 저역 통과 필터 특성을 나타낸다. 설계 주파수는 약 1GHz 근방에서 3 dB cut-off 주파수를 형성하는 하며, L-C 공진기에 의해 형성되는 하나의 공진점은 2차 하모닉 성분을 제거 해주기 위해 2GHz 근방으로 설계 하였다. 병렬 L-C공진기의 리액턴스 값은 식 (3), (4)에 의해 구해질 수 있으며 구체적인 유도는 [5]를 참조하였다. 식 (3)에서 ω_0 는 병렬 L-C의 공진주파수이며 그림 4에 위치한 감쇠점의 위치와 일치한다.

$$X_{lc} = 1 / \omega_0 C \left(\frac{\omega_0}{\omega} - \frac{\omega}{\omega_0} \right) \quad (3)$$

$$L = \frac{1}{4\pi^2 f_0^2 C} \quad (4)$$




그림 5 DGS의 등가 모델과 등가회로 simulation 결과값
Fig. 5 The DGS equivalent circuit and the simulation result

전원 라인은 circuit simulation 상에서는 설계 주파수에서 open으로 보이도록 $4/\lambda$ 길이에 radial 스터브를 부착하여 open으로 보이도록 설계 하였으나 실제 제작시에는 설계 주파수에서 영향을 안주도록 길이와 면적을 조정 하였다. 그림 6는 발진기의 설계 주파수에서의 발진 조건과 그 조건 하에서의 simulation 결과 값을 나타내고 있다. 그림에 6.(a), (b)는 식 (1), (2)에서와 같이 발진을 위한 조건을 만족 함을 알수 있으며, 그 결과 1GHz 근방에서 fundamental 신호가 5dBm의 크기로 발생 함을 그림 6. (c)에서 보였다.




그림 6 (a) 발진 조건-1 (b) 발진 조건-2
(c) HB method를 이용한 simulation 결과값
Fig. 6 The oscillator circuit schematic using the equivalent circuit of DGS

그림 7은 자기 발진 혼합기의 DGS 영역의 layout 그림이다. 그림 7. (a)는 신호 라인이 있는 탑 레이아웃이고, 그림 7.(b)는 DGS가 엣팅된 그라운드 레이아웃이다. 이 그라

운드 면에 있는 DGS는 전원 라인이 연결되는 피드 라인을 접지면과 격리 시킴으로서 BJT나 FET 같은 능동 소자가 부착되기에 유용한 형태로 수정 설계 되었다. 설계된 DGS는 유전률 9.2, 기판 두께 0.671mm의 Duroid사의 TMM-10을 가지고 1GHz 주파수에서 설계, 제작 했다. 각각의 길이 및 면적은 EM simulation을 실행 시킨 후 circuit simulation의 결과 값을 비교 하여 같은 소자 값이 나올 때 까지 조정한다.

그림 8은 그림 7(b)에 DGS 패턴에 집중 소자 및 능동 소자를 부착 시킨 그림의 등가 회로를 나타낸 그림으로 DGS의 등가 회로와 병렬적으로 연결됨을 보인다. 실제적으로 DC 격리를 위한 캡에는 0.5pF 캐패시터를 부착시켜 캡이 0인 것과 같은 S-파라미터 특성을 갖도록 보상하였다. 구조 상의 동작 원리는 드레인에 인가된 DC 전압에 의해 발생된 RF 신호가 윗면의 신호라인으로 여기되고 그 신호가 윗면의 신호라인을 따라 피드백 되어 게이트로 다시 여기되는 구조로서 앞에서 언급 한거와 같이 DGS는 피드백과 공진기의 역할을 수행하게 된다.




그림 7 (a) 탑 레이아웃 (b) 그라운드 레이아웃
Fig. 7 (a) Top layout($I_1 = 0.5$ mm, $I_2 \approx 1$ mm, $I_3 = 5.964$ mm, $I_4 = 2$ mm, $I_5 = 3$ mm, and $I_6 = 3.07$ mm)
(b) Ground layout ($I_1 = 9.072$ mm, $I_2 = 6.2$ mm, $I_3 = 13.9$ mm, and $S_1 = 1.3$ mm)




그림 8 외부 소자를 부착한 DGS 등가회로
Fig. 8 The simplified equivalent circuit of the DGS with external elements

2.2 자기 발진 혼합기형 하향변환기의 설계

그림 1에서와 같이 자기 발진 혼합기형 하향 변환기의

구성은 2.1절에서 DGS를 이용하여 구현한 자기 발진기, 입력단에 RF 정합회로, 출력단에 IF 대역의 저역 통과 필터로 구성되었다. 입력단의 RF 정합회로는 LO-RF 격리도를 갖게하는 것을 목적으로, 실제 제작시는 마이크로스트립 50Ω 라인과 집중 소자를 사용하여 LO 신호에 대하여 격리도를 주도록 간단한 LC구조로 설계하였다. 출력단의 IF 대역 저역 통과 필터는 IF 대역 외의 스펜더스를 제거할 목적과 그로 인한 전체 이득 및 효율을 증대 시키기 위해 제작하였다. 이 부분도 역시 간단한 LC구조의 집중소자를 사용하여 설계 하였다. 설계 주파수는 2.1절에서 제작한 1GHz의 LO 신호에 800MHz의 RF 신호를 인가하여 200MHz의 RF 신호가 나오도록 설계 하였다. 사용한 능동 소자는 NEC사의 NE32584C라는 HEMT소자로서 저잡음 특성을 갖는 소자를 사용하였다. 그림 9는 제안된 자기 발진 하향변환기의 simulation을 위한 회로도이다.




그림 9 자기 발진 혼합기형 하향변환기의 등가 회로
Fig. 9 The schematic for circuit of self-oscillating down-converter

RF 정합회로에 사용된 소자값은 각각 $C_1 = 5$ pF, $L_1 = 6.8$ nH이며, IF대역 저역 통과 필터에 사용된 소자값은 각각 $C_2 = C_5 = 18$ pF, $C_3 = C_4 = 27$ pF, $L_2 = L_4 = 33$ nH, $L_3 = 35$ nH이며, 그림 10은 IF대역 저역통과 필터의 주파수 응답 특성으로서 300MHz에서 3dB cut-off 주파수를 가지며 출력 포트로 유기되는 RF 및 LO 신호들을 60dB 이상 억제할 수 있도록 설계 하였다.




그림 10 IF대역 저역통과 필터의 주파수 응답 특성

Fig. 10 The measured characteristic of the IF low pass filter

그림 11은 1.04GHz에서 발생하는 LO신호의 측정된 출력 결과값을 보여준다. 인가된 전압은 $V_d = 0.7V$, $V_g = -0.6V$ 로 음전원이 pinch-off에 가까운 점에서 설정 하였으며, 0dBm의 비교적 낮은 출력 전력으로 저잡음 특성이 좋음을 실증적으로 알게 되었다. LO 신호는 0.7V의 DC전압을 인가 시 약 6.5mW가 소모됨으로 식(5)에 의해서 효율이 약 15% 가 됨을 알 수 있다.[10] 그림 11의 측정 결과 설계 주파수와 측정 주파수와는 약 40MHz의 설계 오차를 가지며, 100kHz offset 주파수에서 -106dBc/Hz의 위상 잡음 특성을 나타내었다.

$$\text{Efficiency} = \eta (\%) = \frac{P_{\text{out}}}{I_d V_d} \times 100 \% \quad (5)$$




**그림 11** 자기 발진 하향변환기의 LO 신호의 위상 잡음 측정결과**Fig. 11** The measured phase noise performance for the LO signal of self-oscillating down-converter


그림 12(a)는 게이트 전압, $V_g = -0.6V$ 에서 드레인 전압의 변화에 따른 위상 잡음특성과 효율특성의 변화량을 보여주고 있다. 드레인 전압이 $V_d = 0.4\sim0.7V$ 으로 변화함에 따라 위상 잡음 특성은 -92dBc/Hz에서 -105dBc/Hz로 좋아진 반면, 효율은 22%에서 15%정도로 저하함을 보여준다. 그림 12.(b)는 드레인 전압 $V_d = 0.7V$ 에서 게이트 전압의 변화에 따른 위상 잡음특성과 효율특성의 변화량을 보여주고 있다. 게이트 전압이 $V_g = -0.6\sim-0.35V$ 으로 변화함에 따라 위상 잡음 특성은 -105dBc/Hz에서 -95dBc/Hz로 나빠진 반면, 효율은 14.9%에서 15.7%정도로 증가함을 보여준다. 본 논문에서는 잡음 특성이 작은 LO 신호의 출력력을 위해서 $V_d = 0.7V$, $V_g = -0.6V$ 로 공급 전원을 설정하였다.

**그림 12** (a) 드레인 인가전압의 변화에 따른 위상 잡음과 효율의 변화**(b)** 게이트 인가전압의 변화에 따른 위상잡음과 효율의 변화**Fig. 12** The variations of the output power, and DC-RF efficiency as (a) a function of drain voltage ($V_g = -0.6V$) (b) a function of gate voltage ($V_d = 0.7V$)

다음은 설계 제작된 자기 발진 하향변환기의 측정 결과를 IF 대역 저역통과 필터의 존재 유무에 비교하였다. 그림 13(a), 14(a)는 IF 대역 저역 통과필터가 제외된 회로에 대한 결과값을 나타냈고, 그림 13(b), 14(b)는 필터를 포함한 회로의 특성 그래프를 나타낸 그림이다. RF 입력신호는 신호 발생기 HP8648C를 사용하여 800MHz에서 -10dBm을 인가 하였으며, -25.5dBm의 IF 출력 신호가 스펙트럼 분석기 HP8565E에 의해 확인되었다. IF 대역 저역통과 필터를 사용하므로 출력단으로 유기되는 RF 및 LO 신호를 각각 55dB, 60이상 억제시켰으며, 그로 인해 IF 출력전력을 2dB 정도 상승 시키는 효과를 보였다.




(a)




(b)

그림 13 저역 통과여파기 유무에 따른 불요파 감쇄 특성

Fig. 13 The spurious rejection results (a)without or (b)with IF-band low pass filter



(a)



(b)

그림 14 저역 통과여파기 유무에 따른 출력 전력 비교

Fig. 14 The output power results (a)without or (b)with IF-band low pass filter

이상의 결과에서 예상치와 측정치 간에 설계 주파수 및 출력 레벨의 크기에 어느 정도의 오차가 발생함을 알 수 있었다. 또한 능동 혼합기 임에도 불구하고 15dB 이상의 삽입 손실을 가졌다. 그러나 이런 오차와 삽입 손실 등은 제작 공정의 정밀화와 설계 주파수에서의 좀 더 정확한 해석을 통해 극복되리라 생각된다. 그림 15는 저역 통과 대역 유무에 따른 결과 값을 도시한 그래프이다. 그림 16는 RF 신호의 잡음 특성을 나타낸 결과 값이다. 241MHz의 주파수에서 -95.16dBc / Hz (100KHz offset)의 위상 잡음 특성을 나타냈다.




그림 15 저역 통과여파기 유무에 따른 비교데이터

Fig. 15 The comparison datas (a) without or (b) with IF-band low pass filter




그림 16 241MHz IF 신호의 위상잡음 특성 측정결과

Fig. 16 Measured phase noise performance of IF signal at 241MHz

그림 17 (a), (b) 실제 제작된 자기발진 혼합형 하향변환기의 사진이다. 그림 17. (a)는 RF 정합회로와 IF 저역통과 필터를 가진 신호 라인의 사진이며, 각 파트는 집중소자인 칩 소자를 사용하여 구현 하였다. 그림 17. (b) 하이 임피던스 전원라인을 가진 NE32584C를 마운트 시킨 DGS 패턴을 보여준다. 전체 제작 사이즈는 35mm × 45mm으로 제작되었다.




그림 17 자기 발진 혼합형 하향변환기의 (a) Top 사진 (b) Bottom 사진

Fig. 17 (a) The top photograph (b) The bottom photograph of the self oscillating down-converter

4. 결 론

본 논문에서는 사용한 새로운 DGS 구조는 공진기의 역할과 동시에 음저항을 생성할 수 있는 궤환회로로 사용되었다. 또한 이를 사용하여 하나의 능동 소자로 LO 신호의 생성 및 RF 신호와의 혼합된 신호를 발생 시킬수 있는 자기발진 혼합기이 설계하여 하향 변환기를 제작하였다. 이 혼합기의 장점은 발진기에 사용되어진 트랜지스터를 이용하여 신호를 혼합하는 모듈로 쓸 수 있으므로 구조가 간단하며, 마이크로 스트립 구조를 바탕으로 하므로 RFIC/MMIC 기술에 적용되기가 용이한 장점을 가진다. 또한 하나의 디바이스를 사용하여 두가지의 기능을 구현 함으로써 저가격에 제작 할 수 있는 특징을 가지고 있다. 앞으로의 연구 방향은 LO신호를 정확히 locking 하는 문제와 DGS구조의 정확한 모델링을 통한 변환 손실을 줄일 수 있는 연구가 진행되어야 할 것이다.

감사의 글

본 연구는 연구번호 KFR-2001-042-E00041로서 한국학술진흥재단의 지원에 의하여 이루어진 연구로서, 관계부처에 감사드립니다.

참 고 문 헌

- [1] L. Dai and R. Harjani, "Analysis and design of low-phase-noise ring oscillators," *Proc. Int. Low-Power Electron and Design*, pp.289-294, 2000.
- [2] D. Bosch, M. Gawronski, S. Swirhun, J. Geddes, J. Beyer, and R. Cravens, "A compact Ka-band MMIC voltage controlled oscillator: comparison of MESFET and HEMT implementations" *1991 IEEE International Microwave Symposium Dig.*, VOL.2, pp.827-830, Jun. 1991
- [3] P. G. Wilson and R. D. Carver, "An easy-to-use FET DRO design procedure suited to most CAD program," *1989 IEEE International Microwave Symposium Dig.*, VOL.2, pp.1033-1036, Jun. 2002.
- [4] J-S. Lim, H-S Kim, J. S. Park, D. Ahn, and S. Nam "A power amplifier with efficiency improved using defected ground structure," *IEEE Microwave and Wireless Components Lett.*, Vol.11, No.4, pp.170-172, Apr. 2001.
- [5] J-S. Lim, S-W Lee, J. S. Park, D. Ahn, and S. Nam "A 4:1 unequal Wilkinson power divider," *IEEE Microwave and Wireless Components Lett.*, Vol.11, No.3, pp.124-126, Mar. 2001.
- [6] J-S. Park, J-S. Yun, and D. Ahn, "A design of the novel coupled linebandpass filter using defected ground structure with wide stopbandperformance," *IEEE Trans. on Microwave Theory and Techniques*,

- VOL.50,NO.9, pp.2037-2043, Sep. 2002.
- [7] J-S. Park, J-H. Kim, J-H. Lee, S-H. Kim, and S-H. Myung, "A novel equivalent circuit and modeling method for defected groundstructure and its application to optimization of a DGS lowpass filter," *2002 IEEE International Microwave Symposium Dig.*, VOL.1, pp.417-420, Jun. 2002.
- [8] D. Ahn, C-S. Kim, G-Y. Kim, and J-S. Park, "Effects of alumped element on defected ground structures," *30th European Microwave Conference Dig.*, VOL.2, PP.75-78, Oct. 2000.
- [9] J-S. Park, C-S Kim, H. T. Kang, G-Y Kim, K-H Park, and D. Ahn, "A novel resonant microstrip RF phase shifter using defectedground structure," *30th European Microwave Conference Dig.*, VOL.2, PP.72-75, Oct.2000.
- [10] 한상국, 황철, 최형규, 이종철, 김종현, 이병제, 이근호, 김남영, "Self-Oscillating Mixer를 이용한 2.4GHz 무선 LAN용 Down Converter 설계", 전파학술대회 논문집 VOL.24, No.1 pp. 1413-1446, 2001.

저 자 소 개



정 명 섭 (鄭 明 燦)

1996년 : 홍익대학교 전기제어공학과 학사. 1999년 : 국민대학교 전자공학과 석사. 2003년 : 국민대학교 전자공학과 박사과정. 경력 및 활동 : 현광전자 통신 연구소 근무(99~02). 주요연구분야 : MMIC 기술을 이용한 RF/Microwave 하이브리드 모듈 디자인

Tel : 02-910-5072, Fax : 02-910-4646
E-mail : smrlab@kookmin.ac.kr



박 준 석 (朴 准 柱)

1991년 : 국민대학교 전자공학과 학사. 1993년 : 국민대학교 전자공학과 석사. 1996년 : 국민대학교 전자공학과 박사. 경력 및 활동 : Dept. of EE, UCLA / P.D. Fellow(97~98) 순천향 대학교 정보기술 공학부/조교수(03). (주) 아모텍 / 기술고문(00~현재). (주) Wavics / 기술고문(01~현재). 국민대학교 공과대학 전자정보통신공학부/조교수(03~현재). 주요연구분야 : RFIC, MMIC, LTCC 기술을 이용한 RF/Microwave 하이브리드 모듈 디자인 및 해석

Tel : 02-910-4829 Fax : 02-910-4646
E-mail : jspark@kookmin.ac.kr



김 형 석 (金 炳 碩)

1985년:서울대학교 전기공학과 학사. 1985년:서울대학교 전기공학과 석사. 1990년:서울대학교 전기공학과 박사. 경력 및 활동 : 순천향대 전기전자공학부 부교수(90~97) Rensselaer Polytechnic Inst./ 방문교수(97). 무선부품 연구센터 / 운영위원(99~02). 소프트웨어 교육센터 / 소장(99~02).

중앙대학교 전자전기공학부 / 부교수(현재). 정보통신 설비학회 / 학술이사(02). 전기학회(광파 및 전자파분과) / 편집위원. 주요연구분야 : 전자장수치해석, 적응유한요소기법, 기체 방전 시뮬레이션, 초고주파 소자해석 및 설계

Tel : 02-820-5287, Fax : 02-825-1584
E-mail : kimcaf2@cau.ac.kr



임 재 봉 (林 在 鳳)

서울대학교 전기공학과 학사. 서울대학교 전기공학과 석사. 서울대학교 전기공학과 박사. 경력 및 활동 : 충남 대학교 공과대학 전자공학과/조교수. 미국 텍사스 주립대학교 전기공학과/조교수. 한국통신학회/이사. SKT, 홍창, 삼성전자, Netel,A-telsys/기술고문. 제 21회 산학협동대상 수상. 국민대학교 전자정보통신공학부 / 교수. 주요연구분야 : GPS 시스템 application, 셀룰라 / IMT-2000용 광중계기 설계

Tel : 02-910-4703, Fax : 02-910-4646