정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

시스톨릭 어레이 구조를 갖는 효율적인 n-비트 Radix-4 모듈러 곱셈기 구조

Efficient Architecture of an n-bit Radix-4 Modular Multiplier in Systolic Array Structure

  • 박태근 (가톨릭대학교 정보통신전자공학부) ;
  • 조광원 (가톨릭대학교 대학원 컴퓨터공학)
  • 발행 : 2003.10.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 Montgomery 알고리즘을 기반으로 시스톨릭 어레이 구조를 이용한 효율적인 Radix-4 모듈러 곱셈기 구조를 제안한다. 제안된 알고리즘을 이용하여 모듈러 곱셈을 위한 반복의 수가 감소되었으며, 따라서 n-비트의 모듈러 곱셈을 수행하기 위하여 (3/2)n+2 클럭이 소요된다. 그러나 하드웨어의 이용도를 감안할 때 두 개의 곱셈에 대한 중첩(interleaving) 연산이 가능하며, 가장 빠른 시기에 새로운 곱셈을 시작한다면 하나의 모듈러 곱셈을 수행하기 위하여 평균 n/2 클럭이 필요하다. 제안된 구조는 시스톨릭 어레이 구조의 잇점으로 규칙성과 확장성을 갖기 때문에 효율적인 VLSI 구조로 설계하기가 용이하다. 기존의 다른 구조들과 비교하여 볼 때 제안된 구조는 상대적으로 적은 하드웨어들을 사용하여 높은 수행 속도를 보여주었다.

In this paper, we propose an efficient architecture for radix-4 modular multiplication in systolic array structure based on the Montgomery's algorithm. We propose a radix-4 modular multiplication algorithm to reduce the number of iterations, so that it takes (3/2)n+2 clock cycles to complete an n-bit modular multiplication. Since we can interleave two consecutive modular multiplications for 100% hardware utilization and can start the next multiplication at the earliest possible moment, it takes about only n/2 clock cycles to complete one modular multiplication in the average. The proposed architecture is quite regular and scalable due to the systolic array structure so that it fits in a VLSI implementation. Compared to conventional approaches, the proposed architecture shows shorter period to complete a modular multiplication while requiring relatively less hardware resources.

키워드

참고문헌

  1. R. L. Rivest, A. Shamir and L. Adelman, 'A Method for Obtaining Digital-Signatures and Public-Key Cryptosystern,' Commun. ACM, Vol.21, No.2, pp.120-126, Feb., 1978 https://doi.org/10.1145/359340.359342
  2. P. L. Montgomery, 'Modular Multiplication Without Trivial Division,' Math. Comput, Vol.44, pp.519-521, 1985 https://doi.org/10.2307/2007970
  3. C. D. Walter, 'Systolic Modular Multiplication,' IEEE Trans. Computers, Vol.42, No.3, pp.376- 378, Mar., 1993 https://doi.org/10.1109/12.210181
  4. K. Hwang, 'Computer Arithmetic: Principles, Architecture, and Design,' Wiley, 1979
  5. P. S. Chen, S. A. Hwang and C. W. Wu, 'A systolic RSA Public Key Cryptosystern,' in Proc. IEEE Int. Symp. Circuits Syst, pp.408-411, May, 1996 https://doi.org/10.1109/ISCAS.1996.541988
  6. C. Y. Su, S. A. Hwang, P. S. Chen and C. W. Wu, 'An Improved Montgomery's Algorithm for High-Speed RSA Public-Key Cryptosystem,' IEEE Trans. VLSI Syst, Vol.7, No.2, June, 1999 https://doi.org/10.1109/92.766756
  7. C. C. Yang, T. S. Chang and C. W. jen, 'A New RSA Cryptosystern Hardware-Design Based on Montgomery's Algorithm,' IEEE Trans. Circuits and Systems II, Vol.45, No.7, pp.908-913, July, 1998 https://doi.org/10.1109/82.700944
  8. J. L. Sheu, M. D. Shieh, C. H. Wu and M. H. Sheu, 'A Pipelined-Architecture of Fast Modular Multiplication for RSA Cryptography,' Proc. IEEE ISCAS, Vol.2, pp.121-124, 1998 https://doi.org/10.1109/ISCAS.1998.706856
  9. J. S. Chiang and J. K. Chen, 'An Efficient VLSI Architecture for RSA Public-Key Cryptosystem,' Proc. IEEE Int. Symp, on Circuits and Systems, pp.496-499, 1999 https://doi.org/10.1109/ISCAS.1999.777936
  10. J. J. Leu and A. Y. Wu, 'Design Methodology for Booth-encoded Montgomery Module Design for RSA Cryptosystern,' Proc. IEEE ISCAS, pp.357-360, 2000 https://doi.org/10.1109/ISCAS.2000.857438
  11. C. W. Chiou, T. C. Yang, 'Parallel Modular Multiplication with Table Look-up,' Int. J. Computer Math., Vol.69, pp. 49-55, 1997 https://doi.org/10.1080/00207169808804708