

BCl₃ 평판형 유도결합 플라즈마를 이용한 GaAs 건식식각

임완태 · 백인규 · 정필구 · 이제원[†] · 조관식 · 이주인* · 조국산** · S.J. Pearton***

인제대학교 나노공학부/ 나노기술 응용연구소

*한국표준과학 연구소 나노표면 그룹, **㈜클라이오텍

***Department of Materials and Eng., University of Florida, FL 32611, USA

Dry Etching of GaAs in a Planar Inductively Coupled BCl₃ Plasma

Wantae Lim, Inkyoo Baek, Pilgu Jung, Jewon Lee[†], Guan Sik Cho,
Joo In Lee*, Kuksan Cho** and S.J. Pearton***

School of Nano Engineerings, Inje University/ Institution of Nano-Technology Applications,
Gimhae, Gyoung-Nam, 621-749, Korea

*Nano-Surface Group, Korea Research Institute of Standards and Science

**ClioTek, Inc., Bucheon, Kyoung-Ki, Korea

***Dept. of Materials and Eng., University of Florida, FL 32611, USA

(2003년 3월 11일 받음, 2003년 4월 15일 최종수정본 받음)

Abstract We studied BCl₃ dry etching of GaAs in a planar inductively coupled plasma system. The investigated process parameters were planar ICP source power, chamber pressure, RIE chuck power and gas flow rate. The ICP source power was varied from 0 to 500 W. Chamber pressure, RIE chuck power and gas flow rate were controlled from 5 to 15 mTorr, 0 to 150 W and 10 to 40 sccm, respectively. We found that a process condition at 20 sccm BCl₃, 300 W ICP, 100 W RIE and 7.5 mTorr chamber pressure gave an excellent etch result. The etched GaAs feature depicted extremely smooth surface (RMS roughness <1 nm), vertical sidewall, relatively fast etch rate (>3000 Å/min) and good selectivity to a photoresist (>3 : 1). XPS study indicated a very clean surface of the material after dry etching of GaAs. We also noticed that our planar ICP source was successfully ignited both with and without RIE chuck power, which was generally not the case with a typical cylindrical ICP source, where assistance of RIE chuck power was required for turning on a plasma and maintaining it. It demonstrated that the planar ICP source could be a very versatile tool for advanced dry etching of damage-sensitive compound semiconductors.

Key words ICP, GaAs, Dry Etching, High Density Plasma

1. 서 론

지금까지 높은 이온밀도를 이용한 GaAs 건식식각은 Electron Cyclotron Resonance(ECR)¹⁻⁴⁾이나 Cylindrical Inductively Coupled Plasma(CICP)⁵⁻⁷⁾ 장비를 이용하여 연구되었다. ECR을 이용한 GaAs 식각에는 대형(scale-up)가 어렵고, 무거운 마그넷(magnet), 그리고 상대적으로 높은 손상(damage) 등 몇 가지 문제점이 있다. 실린더형(Cylindrical) ICP를 이용한 건식 식각은 식각 균일도가 좋기 때문에 현재 대면적 GaAs 기판(6인치) 공정 시 널리 사용되고 있다. 하지만 여전히 더욱 진보된 플라즈마 소스와 시스템을 요구하고 있다.^{8,9)} 평판형(Planar) ICP^{10,11)}는 CICP에 비해 플라즈마 소스 형태를 쉽게 변화 시킬 수 있고, RIE 척(chuck) 파워와 ICP 소스(source) 파워를 독립적으로 조절하여 이온에너지 조절하는 게 가능하다. 그리고 RIE 척 파워 없이 낮은 ICP 소스 파

워(<300W)에서도 플라즈마를 발생시키기 위한 매칭(matching)이 쉽다. 또한, 전력소모가 낮다는 장점도 있다.

건식식각 공정 중 발생한 손상은 무선통신에 이용되는 중요한 소자중의 하나인 GaAs 기반 고속전자 이동도 트랜지스터(High Electron Mobility Transistors, HEMTs)의 특성훼손에 매우 중요한 문제로 여겨지고 있다.^{12,13)} 이전의 연구결과에 비추어보면 플라즈마 공정 중 높은 이온 플럭스(flux)와 에너지는 소자의 전기적인 손상에 영향을 줄 수 있다고 한다.¹⁴⁻¹⁶⁾ dc 바이어스(bias)를 고정 시킨 상태에서 이온 플럭스(flux)에 의해 발생한 손상은 인가된 ICP 소스 파워에 비례한다. 일반적으로 RIE 척 파워는 이온에너지, ICP 소스 파워는 이온 플럭스 증가에 기여하기 때문이다.

실린더형(cylindrical) ICP 시스템은 보통 300 W 이하의 ICP 파워에서 플라즈마를 유지하기가 어렵다. 그래서 실린더형 ICP 시스템은 RIE 척 파워와 함께 적어도 400 W 이상의 ICP 소스 파워를 인가할 때 동작한다. 또한 실린더형 ICP 시스템을 이용한 건식식각 초기 단

*E-Mail : jwlee@inje.ac.kr

계에서는 안전한 플라즈마 발생을 위해 상대적으로 높은 ICP 소스 파워와 RIE 척 파워를 요구한다. 그렇지 않으면 시스템이 매칭(matching)되지 않아 플라즈마가 불안정하게 남게 되고 심지어 더 나쁜 결과를 초래할 수도 있다. 즉, 플라즈마가 발생되지 않고 인가한 모든 전력이 RF 매칭 케이블로 전해져서 전선이 과열되거나 탈 수도 있다. 따라서 실린더형 ICP는 최저 파워 한계가 있다. 일반적으로 이런 시스템들은 RIE 척 파워와 함께 수백 와트의 ICP 소스 파워를 인가하도록 요구되어진다. 현재 우리는 GaAs와 같은 손상에 민감한 화합물 반도체 공정 시 매우 낮은 RIE 척 파워와 낮은 ICP 소스 파워(<400 W)를 이용한 플라즈마 공정에 대해 더욱 주목하고 있다.

우리가 개발한 평판형(planar) ICP는 매우 흥미로운 성질을 가지고 있었다. 이것은 매우 낮은 ICP 소스 파워(약 100 W)에서도 플라즈마가 발생되었다. 게다가 RIE 척 파워를 인가하지 않고 ICP 소스 파워만으로도 플라즈마를 쉽게 발생시키고 유지할 수 있었다. 이는 손상을 최소화하고 정교한 식각을 요구하는 물질의 플라즈마 식각에 새로운 장을 열어갈 것이다. 특히 기존의 고밀도 유도결합 플라즈마 식각 공정은 일반적으로 상당히 높은(>500 W) ICP 전력을 사용하였다. 그 이유는 낮은 ICP 전력을 사용하면 플라즈마의 안정성을 잃기 쉽고 또한 식각률의 저하 때문이다. 그러나 높은 ICP 전력을 사용하면 지나치게 많은 이온 유량으로 인해 표면 손실 문제, 공정 중 이온과의 충돌에 의한 국부적 표면 가열, 등방성 식각(isotropic etching)과 과식각(over etching)의 문제가 생길 수 있다. 특히 반도체 박막의 두께가 갈수록 얇아지면서 그런 문제는 더욱 중요해진다. 이를 해결 하려면 고밀도 플라즈마를 유지하면서 이온의 양을 적절히 조절할 필요가 있다. 그것은 결국 낮은 ICP 전력을 이용한 진보된 공정 개발의 필요성을 제기 한다. 본 연구에서는 진보된 ICP 소스 및 자체 설계를 통해 개발한 장비를 사용하여 유도결합 플라즈마를 유지하면서 비교적 낮은 ICP 전력을 사용하여 GaAs를 건식 식각하였다.

이 실험 결과 이해의 중요한 관점은 이온의 양과 에너지를 적절히 조절하고 최소한의 반응성 가스를 이용, 평판형 유도결합 플라즈마를 사용하여 GaAs의 건식 식각을 최적화 하는 것이다. 본 논문에서는 BCl₃ 평판형 고밀도 유도결합 플라즈마를 이용한 GaAs의 건식식각에 대한 결과를 보고하겠다.

2. 실험

본 연구의 건식 식각장비는 본 연구팀과 (주)클라이오텍에서 공동 개발한 국산 평판형 ICP 시스템(모델명 APE 510)을 사용하였다. 이 시스템은 고진공을 유지하기 위해 기계식 펌프와 터보 분자 펌프가 사용되었다. Fig. 1은 평판형 ICP 시스템의 개략도이다. RIE 척 파




Fig. 1. Schematic of a planar inductively coupled plasma etching reactor.

워(최대 600 W)와 ICP 소스 파워(최대 1200 W)에는 각각 13.56 MHz의 RF 전원과 matching network이 연결되어있다. 클램프를 포함하고 있는 이 시스템은 4인치 크기의 웨이퍼를 공정할 수 있다. 모든 실험은 1 μm 두께의 Photo Resist(PR)로 패턴된 GaAs 웨이퍼를 1 × 1 cm²의 작은 조각으로 잘라서 사용하였다. 또한 플라즈마에 노출된 후의 표면을 연구하기 위해 bare GaAs 샘플도 함께 사용하였다. 각 공정에 사용된 모든 시료들은 4인치 크기의 어노다이징(anodizing) 처리된 알루미늄 캐리어 위에 진공 그리스로 붙여서 실험하였다. 챔버 background 압력은 cold cathode 게이지로, 공정압력은 baratron 게이지를 사용하여 측정하였다. 공정온도는 열교환기(heat exchanger)를 사용하여 20°C로 고정하였다. 본 실험은 ICP source 파워를 0에서 500 W까지, RIE 척 파워를 0에서 150 W, 공정 압력을 5에서 15 mTorr, BCl₃ 가스의 유량은 10에서 40 sccm로 각각 변화시켰다. 소자 제작에 필요한 적당한 GaAs의 식각 깊이를 얻기 위해 공정시간은 3에서 5분 정도로 하였다. 공정이 끝난 후 아세톤으로 PR를 제거하고 두께 측정기인 Alpha step-200을 사용하여 식각 깊이를 측정하였다. 전자 주사 현미경(Scanning Electron Microscopy)과 원자력간 현미경(Atomic Force Microscopy)으로 식각 단면, 표면 굴곡도, 표면 거칠기등의 특성분석을 하였다. 또한 XPS(X-ray Photoelectron Spectroscopy)를 이용하여 식각된 반도체 표면의 잔류성분 분석을 하였다.

3. 결과 및 고찰

Fig. 2에서는 ICP 소스 파워에 따른 GaAs의 식각률, negatively induced dc 바이어스(bias) 그리고 GaAs 대 PR의 선택도를 나타내었다. GaAs의 식각률은 ICP 소스 파워가 증가함에 따라 거의 선형적으로 증가했다. GaAs 대 PR의 선택도도 ICP 소스 파워와 함께 증가하였다. 20 sccm BCl₃, 100 W RIE chuck power, 공정압력이 7.5 mTorr인 조건에서는 ICP 파워가 0에서 500 W로 증가함에 따라 GaAs 식각률이 1800 Å/min에서 6400 Å/




Fig. 2. GaAs etch rate and selectivity to PR, and -dc bias as a function of ICP source power (W).

min까지 증가하였다. 같은 조건에서의 선택도 역시 2.3:1에서 6:1까지 증가하였다. 따라서, ICP 소스 파워의 증가는 BCl₃ 가스를 이용한 식각 공정에서 높은 식각률과 높은 식각 선택도를 얻는데 매우 유용하게 이용되었다. 그리고 평판형 ICP 시스템은 낮은 ICP 파워(100 W)로도 GaAs를 식각하는게 가능하였다. 이 결과는 실린더형 ICP 시스템 사용시 얻기가 매우 어려운 획기적인 결과로 받아들여질 것이다. 한편, ICP 소스 파워가 500 W까지 증가하여도 dc 바이어스의 변화는 크게 나타나지 않았다. ICP 소스 파워가 0에서 500 W로 증가하였을 때 dc 바이어스는 -400 V에서 -320 V로 감소하였다.

RIE 척 파워에 따른 GaAs의 식각률, PR과의 선택도를 Fig. 3에 나타내었다. 0 W의 RIE 척 파워에서, 즉 순수한 ICP 소스 파워만으로도 분당 2900 Å의 식각률과 6.6:1의 선택도를 가진 우수한 결과를 얻을 수 있었다. 이는 RIE 척 파워의 보조 없이, 단지 ICP 소스 파워만으로도 낮은 손상에서 높은 GaAs 식각률을 얻을 수 있는 매우 흥미로운 공정 기술이다. RIE 척 파워를 0에서 150 W까지 변화 시켰을 때 GaAs의 식각률은 2900 Å/min에서 4200 Å/min로 증가한 반면 식각 선택도는 6.5:1에서 3.5:1로 감소하였다. RIE 척 파워가 증가함에 따라 dc 바이어스의 증가로 인해 큰 가속 에너지를 얻은 이온이 샘플 표면과 충돌해서 GaAs 식각률 증가보다 PR 식각률 증가를 더 높였기 때문에 선택도를 감소시키는 결과를 낳았다. dc 바이어스는 RIE 척 파워와 함께 증가하였다. 20 sccm BCl₃, 100 W RIE 척 파워, 300 W ICP 소스 파워, 공정 압력이 7.5 mTorr인 조건에서는 dc 바이어스가 -520 V까지 증가하였다. Fig. 2와 3은 낮은 ICP 소스 파워를 이용한 플라즈마 공정시 평판형 유도 결합 플라즈마 시스템이 다른 형태의 고밀도 유도결합 플라즈마 시스템보다 독립적으로 파워를 조절하는데 더욱 유용하다는 것을 보여준다. 또한 본 장비를 이용한 식각 결과 중 GaAs는 chuck power가 없이 순수한 ICP 전력만으로도 상당한 식각률(2900 Å/min)을 얻을 수 있었다는 것을 강조하고 싶다. 이것은 본 실험 장비의 아주 중요한 특징으로 일반적인 기존의 다른 장비와는 큰 차이가 있다. 기존의 것들은 chuck의 RIE 전력의 인가 없




Fig. 3. GaAs etch rate and selectivity to PR, and -dc bias as a function of RIE chuck power.

이는 고밀도 플라즈마를 안정적으로 얻을 수 없었다. 그러나 본 실험 장비는 chuck의 RIE 전력 없이도 BCl₃ 고밀도 플라즈마를 얻을 수 있었다. 그 플라즈마는 상당히 낮은 이온 에너지를 가졌을 것으로 예상한다. 그러나 그 낮은 에너지를 가진 플라즈마도 화학적인 반응성이 크기 때문에 결합 에너지가 낮은 물질은 충분히 식각할 수 있을 것으로 예측할 수 있다. 그 예측에 호응하는 결과로 그림 3에 나타낸 것처럼 GaAs 견식 식각시에는 chuck power의 인가 없이도 2900 Å/min의 훌륭한 식각률을 얻었다. 이 기술은 향후에 손실이 예상되는 화합물 반도체의 미세 식각에 적극적으로 사용될 수 있을 것이다.

20 sccm BCl₃, 300 W ICP 소스 파워, 100 W RIE 척 파워의 조건에서 공정 압력이 5 mTorr에서 15 mTorr로 증가함에 따라 dc 바이어스는 -450 V에서 -350 V, 식각률은 4800 Å/min에서 2700 Å/min, 그리고 식각 선택도는 3.8:1에서 2.8:1로 모두 감소하였다(Fig. 4). 압력이 높아질수록 이온의 평균 자유행정(mean free path)과 dark space가 짧아졌기 때문에 dc 바이어스 감소하였다. 이는 PR의 식각률과, GaAs의 식각률을 모두 감소시켰다. 하지만 압력이 높아질수록 GaAs의 식각률 감소량이 PR의 식각률 감소량 보다 더 높기 때문에 GaAs 대 PR의 선택도를 떨어뜨리는 결과를 초래하였다.

BCl₃ 가스 유량에 따른 결과는 Fig. 5에서 나타낸 것




Fig. 4. GaAs etch rate and selectivity to PR, and -dc bias as a function of chamber pressure.




Fig. 5. GaAs Etch rate and -dc bias as a function of BCl₃ gas flow.




Fig. 6. Scanning Electron Microscopy image of etched GaAs. PR was still intact.

처럼 변화가 거의 없었다. 100 W RIE 척 파워, 300 W ICP 소스 파워, 공정 압력이 7.5 mTorr인 조건에서 BCl₃ 가스 유량을 10, 20, 30, 40 sccm으로 변화 시켰을 때 GaAs의 식각률이 4100 Å/min에서 4400 Å/min으로 약간 증가하는 것을 볼 수 있다. 가스 유량이 10에서 20 sccm으로 증가할 때 dc bias가 약간 증가하였지만 20에서 40 sccm까지는 거의 변하지 않았다. 즉 BCl₃의 주어진 범위에서의 유량 변화에 의한 식각률의 변화는 그리 크지 않았다. 그 이유는 본 장비를 이용한 고밀도 평판형 유도결합 BCl₃ 플라즈마 생성시 실험 범위에서 BCl₃의 유량변화가 플라즈마의 이온 밀도와 dc bias에 거의 영향을 주지 않았기 때문이지 않을까 생각한다. 그 추론의 근거로 플라즈마의 이온 밀도의 변화가 거의 없음은 광학 방출분광계(Optical Emission Spectroscopy)를 이용하여 실시간으로 측정한 자료에서 정성적으로 확인할 수 있었다. 또한 dc 바이어스의 변화는 그림 5에 보인 것과 같다. 이 결과로부터 평판형 ICP를 이용한 GaAs 식각시 환경과 비용절감 효과를 위해 과도한 반응성 가스 사용을 줄일 수 있다는 중요한 점을 발견하였다.

Fig. 6은 20 sccm BCl₃, 100 W RIE 척 파워, 300 W




Fig. 7. Atomic Force Microscopy image of etched GaAs surface at 20 sccm BCl₃, 300 W ICP, 100 W RIE and 7.5 mTorr.




Fig. 8. X-ray Photoelectron Spectroscopy data of etched GaAs surface at 20 sccm BCl₃, 300 W ICP, 100 W RIE and 7.5 mTorr.

ICP 소스 파워, 7.5 mTorr의 공정압력에서 3분간 GaAs를 식각한 후 PR을 지우지 않은 상태에서 찍은 SEM 사진이다. 식각 후 표면이 아주 깨끗하고 수직 측벽도 또한 우수한 것을 확인 할 수 있다. GaAs의 식각 깊이는 1.2 μm, 남은 PR은 0.6 μm이었다. 식각 이후에 남은 PR은 아세톤으로 쉽게 지울수 있었다. bare GaAs는 AFM을 이용하여 표면 굴곡도를 측정하는데 사용하였다. 총 스캔 길이는 5 μm × 5 μm이었다. 식각 하기 전의 GaAs control 샘플의 RMS(Root Mean Square) roughness는 0.39 nm, 1.2 μm을 식각 한 후의 GaAs RMS roughness는 0.56 nm이었다. 이 결과는 GaAs의 표면이 식각 전 후 차가 거의 없고 식각 후 표면이 매우 평탄하다는 것을 입증하였다(Fig. 7).

XPS를 이용하여 식각된 GaAs 표면의 잔류성분을 분석하였다. 식각을 하지 않은 GaAs control 샘플과 20 sccm BCl₃, 100 W RIE 척 파워, 300 W ICP 소스 파워와 7.5 mTorr의 압력에서 식각 된 GaAs 샘플들의 XPS 데이터를 Fig. 8에 나타내었다. 이 데이터에 의하면 식각 후 GaAs 표면에는 BCl₃와 관련된 잔류 성분의 peak이 거의 발견되지 않았다는 것을 알 수 있다.

4. 결 론

우리는 평판형 ICP 시스템을 이용하여 GaAs 건식 식각에 대해 연구하였다. 주목할 만한 특징은 GaAs 식각시 RIE 척 파워 없이 낮은 ICP 소스 파워만으로도 높은 식각률을 얻을 수 있다는 것이다. 이는 손상에 민감한 화합물 반도체소자의 식각 공정 시 아주 유용하게 이용될 것이다. 평판형 ICP 시스템을 이용하여 본 연구를 통해 개발한 공정 조건에서 GaAs 식각 결과는 우수한 수직 측벽도, 깨끗한 표면, 평탄한 표면 굴곡도와 식각률, 선택도 모두 훌륭한 결과를 나타내었다. ICP 소스 파워와 RIE 척 파워가 증가하면 GaAs의 식각률이 또한 증가하였다. 그러나 공정 압력의 증가는 식각률을 감소 시켰고, BCl_3 가스 유량의 증가는 식각률에 거의 영향을 미치지 않는다는 걸 알 수 있었다. 본 실험을 통해 최적화된 고밀도 BCl_3 플라즈마 공정결과는 앞으로 건식 식각시 플라즈마의 이온밀도 및 이온 에너지 변화에 의해 전기 및 광 특성이 민감하게 영향받은 갈륨비소(GaAs) 화합물 반도체 소자의 제작에 크게 도움을 줄 수 있을 것이다.

감사의 글

본 연구는 2001년도 인제대학교 연구비지원에 의해 수행되었습니다. 본 연구에 기술적인 지원을 준 한국기초과학연구소 부산분소의 원미숙 박사, 부경대 공동실험 실습관의 류호정 박사께 감사 드립니다.

참 고 문 헌

1. S. J. Pearton, J. W. Lee, E. S. Lambers, J. R. Mileham, C. R. Abernathy, W. S. Hobson, F. Ren and R. J. Shul, *J. Vac. Sci. Technol.* **B14**, 118 (1996).
2. J. W. Lee, J. Hong, E. S. Lambers, C. R. Abernathy, S. J. Pearton, W. S. Hobson and F. Ren, *J. Electrochem. Soc.* **143**, 2010 (1996)
3. R. J. Shul, G. B. McClellan, R. D. Rriggs, D. J. Rieger, S. J. Pearton, C. R. Abernathy, J. W. Lee, C. Constantine and C. Barratt, *J. Vac. Sci. Technol.* **A15**, 633 (1997).
4. J. W. Lee, J. Hong, E. S. Lambers, C. R. Abernathy, S. J. Pearton, W. S. Hobson and F. Ren, *J. Electronic Materials*, **26**, 429 (1997).
5. J. W. Lee, E. S. Lambers, C. R. Abernathy, S. J. Pearton, R. J. Shul, F. Ren, W. S. Hobson and C. Constantine, *Solid State Electronics*, 42 (1998).
6. T. Maeda, J. W. Lee, R. J. Shul, J. Han, J. Hong, E. S. Lambers, S. J. Pearton, C. R. Abernathy and W. S. Hobson, *Applied Surface Science*, **143**, 174 (1999).
7. J. W. Lee, J. F. Donohue, K. D. Mackenzie, R. Westerman, D. Johnson and S. J. Pearton, *Solid-State Electronics*, **43**, 1769 (1999).
8. B. H. O, J. S. Jeong, S. G. Park, *Surface and Coating Technology* 120-121 (1999)
9. H. J. Lee, J. H. Kim, K. W. Whang and J. H. Joo, *J. Vac. Sci. Technol.* **A14** (3), (1996)
10. Y. J. Sung, H. S. Kim, Y. H. Lee, J.W. Lee, S. H. Chae, Y. J. Park and G. Y. Yeom, *Mater. Sci. Eng.* **B82**, 50 (2001).
11. M. A. Lieberman and A. J. Litchenberg, *Principles of Plasma Discharges and Materials Processing*, John Wiley & Sons Inc. (1994)
12. F. Ren, R. F. Kopf, J. M. Kuo, J. R. Lothian, J. W. Lee, S. J. Pearton, R. J. Shul, C. Constantine and D. Johnson, *Solid State Electronics*, **42**, 749 (1998).
13. J. W. Lee, K. D. Mackenzie, D. Johnson, R. J. Shul, S. J. Pearton, C. R. Abernathy and F. Ren, *Solid State Electronics*, **42**, 1027 (1998).
14. F. Ren, J. W. Lee, C. R. Abernathy, S. J. Pearton, C. Constantine, C. Barratt and R. J. Shul, *J. Vac. Sci. Technol.*, **B15**, 983 (1997).
15. K. N. Lee, J. W. Lee, J. Hong, C. R. Abernathy, S. J. Pearton and W. S. Hobson, *J. of Electronic Materials*, **26**, 1279 (1997).
16. J. W. Lee, C. R. Abernathy, S. J. Pearton, F. Ren, C. Constantine and C. Barratt, *Solid State Electronics*, **42**, 733 (1998).