

바이폴라 집적된 저전압구동 광연결 수신기

장지근 · 이상열
단국대학교 전자컴퓨터학부

Bipolar Integrated Optical Link Receiver with Low Supply Voltage

Gee-Keun Chang and Sang-Yeoul Yi

Division of Electronics and Computer Science, Dankook University

초 록: 바이폴라 기술로 1.8V 구동전압에서 10Mbps 이상의 높은 데이터 전송율을 갖는 새로운 광연결 수신기를 제작하였다. 10Mbps 입력신호 (duty ratio=50%, V_{IL} (저준위 입력전압) = 0.5V, V_{IH} (고준위 입력전압) = 1.5V)에 대한 제작된 소자의 평균 출력 전압은 V_{OL} (저준위 출력전압) = 0V, V_{OH} (고준위 출력전압) = 1.15V로 나타났으며, 1.5V 고준위 입력전압 아래에서 평균 소비전류는 4.6mA로 나타났다. 또한 출력파형에서 duty ratio는 52.6%, 상승시간(t_r)과 하강시간(t_f)은 각각 9.5ns와 6.8ns로 나타났으며 전파지연차($t_{PHC}-t_{PLH}$)와 jitter는 각각 11.7ns와 4.3ns로 나타났다.

Abstract: The new optical link receiver with data transfer rate higher than 10Mbps at the supply voltage of 1.8V was designed and fabricated using bipolar technology. The fabricated IC showed the dissipation current of 4.6mA under high level input voltage of 1.5V. The high level output voltage(V_{OH}) and the low level output voltage(V_{OL}) were 1.15V and 0V, respectively, for a given 10 Mbps signal which has duty ratio of 50%, V_{IL} (low level input voltage) of 0.5V, and V_{IH} (high level input voltage) of 1.5V. The duty ratio of output waveform was 52.6%. The rising time(t_r) and the falling time(t_f) were 9.5ns and 6.8ns, respectively. The propagation delay difference($t_{PHL}-t_{PLH}$) and the jitter(t_j) were 11.7ns and 4.3ns, respectively.

Keywords: Optical link receiver, Photodiode, Low voltage driving IC, Signal processing, Data transfer rate

1. 서 론

최근 정보통신 기술이 발전함에 따라 근거리 통신망에서 디지털 시스템 사이를 광학적으로 상호 연결하는 광 연결기(optical link)의 사용이 증가되고 있다. 광 연결은 전기적 연결에 비해 가볍고 EMI(electromagnetic interference)에 대한 내성이 우수하며 전송 대역폭이 넓어, 높은 신뢰성을 갖고 많은 정보를 고속으로 전송할 수 있다.¹⁻³⁾ 광 연결기는 그림 1과 같이 기본적으로 송신부(transmitter), 수신부(receiver) 그리고 광선로(optical fiber)로 구성된다. 근거리 디지털 오디오 시스템에

사용되는 광 연결기는 취급의 편의성과 경제성 제고를 위해 광선로로 APF(all plastic fiber: core/clad diameter=970/1000 μm)를 사용하며, 광원으로는 적색 파장($\lambda=650\sim 670\text{ nm}$)의 LED(light emitting diode)를 사용한다. 광연결 수신기는 입력 광신호를 받아들이는 포토다이오드와 포토다이오드의 광전류




Fig. 1. Concept of optical link system.

를 전기적 출력신호로 변환하는 신호처리 회로로 구성된다. 송신되는 빛의 스펙트럼 분포는 Si 다이오드(spectral response range: 450~1000 nm)의 사용을 가능케 함으로 광연결 수신기 제작에서 Si 포토다이오드와 신호처리 회로는 일반적으로 모놀리식 집적된 광연결 수신기(RX-IC)는 고속 동작, 저잡음 특성, 패키징 용이성, 제작비용 절감 등에 있어 많은 장점을 갖는다.^{4,5)} 본 연구에서는 디지털 오디오용 광연결기에서 web-pattern Si 포토다이오드와 저전압 구동회로를 모놀리식 집적한 새로운 바이폴라 집적형 광연결 수신기를 개발하였다. 저전압구동 소자는 저전력 소비의 이점을 갖는다.

2. 설계 및 제작

그림 2는 본 연구에서 설계된 1.8V 구동 바이폴라 집적형 광연결 수신기의 블록 다이어그램이다. 그림 2의 RX-IC에는 입력광을 수신하는 포토다이오드와 어두운 상태에서 포토다이오드와 동일한




Fig. 2. Block diagram of the designed RX-IC.

암전류 특성을 갖는 더미(dummy) 다이오드가 바이어스 회로 및 신호처리 회로와 함께 집적되어 있다. 더미 다이오드는 무신호시 포토다이오드의 동상신호를 제거하기 위해 사용된다. 바이어스 회로는 신호처리 회로에 필요한 일정한 전류를 제공한다. 또한 포토다이오드의 광전류를 전기적 출력신호로 변환하는 신호처리 회로는 I-V 변환기, 증폭기, level shifter, latch 및 출력 구동부의 종속 연결로 구성된다.

2.1 다이오드와 트랜지스터

포토다이오드가 디지털 광신호에 대해 높은 감도와 빠른 신호응답을 나타내기 위해서는 낮은 암전류와 높은 광전류 그리고 낮은 접합 커패시턴스 특성을 가져야 한다. 이를 위해 광생성된 캐리어를 원활히 수집할 수 있는 조건에서 가능한 수광면적에 대한 이미터 접합면적의 비를 작게, 이미터 접합깊이를 얇게 실현하는 것이 바람직하다. 포토다이오드의 베이스는 가능한 저농도 도핑으로 두껍게 만들어져야 하나 집적되는 트랜지스터의 컬렉터 조건과 trade-off을 이루어야 한다.^{6,8)} 본 연구에서는 이러한 면을 고려하여 포토다이오드와 더미 다이오드의 구조를 그림 3과 같이 설계하였다. 그림 3에서 p⁺-shallow 이미터 영역을 그물망(web-pattern) 형태로 나타내어 수광면적에 대한 p-n 접합면적의 비를 줄이고 접합으로부터 공간전하영역을 표면까지 확장시켰다. 소자 구조에서 애노드(anode) 전극아래 p-deep 확산영역은 바이폴라 트랜지스터의 베이스 영역과 동시에 만들어진 다. 격리(isolation) 영역은 다이오드와 트랜지스터




Fig. 3. Cross sectional view of integrated diodes.

간의 회로적 단락을 방지하며 n^+ -sink는 포토다이오드와 더미 다이오드의 공통 캐소드(cathode) 전극을 형성한다. 포토다이오드의 optical window 직경은 $500\ \mu\text{m}$ 로 설계되었으며 포토다이오드와 더미 다이오드의 이미터 접합면적은 동일한 크기로 만들어졌다. 집적회로용 npn 트랜지스터의 설계에서는 25V 의 BV_{CEO} (최대사용전압)와 800MHz 의 f_T (차단주파수)를 표준사양으로 선택하였다.

2.2 바이어스 회로

그림 4의 바이어스 회로는 신호처리 회로에 필요한 전류 I_1 과 I_2 를 공급하며, 스타트-업(start-up)과 Widlar 전류원(current source)으로 구성된다.⁹⁻¹⁰⁾ 스타트-업은 전원전압이 공급되었을 때 전류원의 동작점을 잡아준다. 전류원은 전류미러(current mirror)과정을 거쳐 $100\ \mu\text{A}$ 의 전류를 출력단자(I_1, I_2)에 공급한다. V_{cc} 와 접지(ground) 사이의 커패시터는 전원전압의 변동(ripple)에 따른 PSRR(power supply rejection ratio)¹¹⁾ 특성을 개선하여 출력신호의 안정화를 기하고 있다.

2.3 I-V 변환기와 첫 단 증폭기

그림 5는 포토다이오드와 더미 다이오드로부터 발생하는 전류를 전압신호로 변환하는 I-V 변환기와 이의 출력을 1차적으로 증폭하는 첫 단 증폭기를 보여주고 있다. 그림 5에서 I-V 변환기의 출력단($In-1, In-2$) 전압은 다이오드 전류와 피이드백 저항(R_f)의 곱으로 나타난다. I-V 변환기의 출력전압은 첫 단 증폭기를 통해 약 50배로 증폭되는데 이때 발생하는 오프세(offset) 전압은 C_{HF} 와 R_{HF} 로 이루어지는 HPF(high pass filter)를 통해 제거된다. 첫 단 증폭기의 출력단($Out-1, Out-2$)은 두 번째 증




Fig. 4. Schematic circuit diagram of bias.




Fig. 5. Schematic circuit diagram of I-V converter and 1st amplifier.

폭기(gain stage)의 입력단에 접속된다.

2.4 두 번째 증폭기와 Level Shifter

그림 6은 두 번째 증폭기(gain stage)와 level shifter의 구성을 보여주고 있다. 두 번째 증폭기는 바이어스 전류 공급단과 차동증폭기로 구성된다. 두 번째 증폭기의 출력은 level shifter로 입력되고 level shifter의 출력단은 $Out-3$ 와 $Out-4$ 로 나타나고 있다. level shifter에서는 npn 트랜지스터의 이미터에 연결된 저항값의 차이를 이용해 바이어스를 제어함으로써 2개의 출력이 동시에 high가 되는 것을 방지하고 있다. level shifter에서 요구되는 낮은 출력전압($\geq V_{\text{BE}}$)은 종래의 5V -구동 OPIC(optical integrated circuit) 비교기에서 요구되는 높은 출력전압($\geq 2V_{\text{BE}}$)¹²⁾의 문제점을 해결할 수 있어 저전압 회로설계를 가능케 하고 있다.

2.5 Latch와 출력 구동부

그림 7은 저주파에서 안정된 동작을 얻기 위한




Fig. 6. Schematic circuit diagram of gain stage and level shifter.




Fig. 7. Schematic circuit diagram of latch and output driver.

latch 회로와 최종 출력신호(V_{out})를 얻기 위한 output driver의 구성을 보여주고 있다.

입력신호의 주파수가 낮을 경우 첫단 증폭기에 있는 커패시터의 방전으로 인해 출력신호의 level이 일정하게 유지되지 않는다. 이에 따라 저주파 신호에서도 안정된 동작이 가능하도록 latch 회로를 삽입하였다. latch는 level shifter에서 넘어온 신호의 level을 다음 신호가 들어올 때까지 일정하게 유지시킨다. 출력 구동부는 latch 신호를 push-pull 방식으로 출력한다.

2.6 레이아웃과 제작공정

그림 8은 그림 2의 RX-IC를 마스크 레벨로 설계하여 배치한 레이아웃(layout) 그림이다. 그림 8의





Fig. 8. Total chip layout of RX-IC.


칩 크기는 $1.55\text{ mm} \times 1.55\text{ mm}$ 로 나타나며 12장의 공정마스크가 제작된다. SBC(standard buried collector)기술¹³⁾을 이용한 소자제작 과정에서는 p type [111] Si 에피퍼($\rho=2\sim 6\ \Omega\text{-cm}$)를 기판으로 사용하였으며, n 에피텍셀 층(epitaxial layer)의 비저항과 두께를 $1.25\ \Omega\text{-cm}$ 와 $6\ \mu\text{m}$ 로, $\text{Si}_3\text{N}_4/\text{SiO}_2$ -이중 광반사 방지막(antireflection layer)¹⁴⁾의 두께를 $1500\text{ \AA}/1800\text{ \AA}$ 으로 형성하였다.

3. 결과 및 고찰

Sharp-GP1F32T¹²⁾를 optical link의 송신기로 사용하여 그림 9의 측정장치를 구성하였으며 $V_{cc}=1.8\text{V}$ 에서 제작된 소자의 전기광학적 특성을 조사하였다. 그림 9(a)의 장치로부터 측정된 평균 소비전류(I_{cc})는 고준위 입력전압($V_{in}=1.5\text{V}$)에서 4.6 mA 로 나타났다. 그림 9(b)는 출력파형의 응답시간을 정의하고 있으며 펄스에 지터가 존재할 때 상승곡선과 하강곡선에서 파형의 퍼짐이 나타나



(a)



(b)

Fig. 9. Evaluation condition: (a)measurement system and (b)signal response.




Fig. 10. Output responses according to the input of (a) no signal, (b) 20bps and (c) 10Mbps signals under $V_{cc} = 1.8V$.

는 것을 보여주고 있다. 그림 10(a)는 무신호시 출력이며, 그림 10(b)와 그림 10(c)는 각각 20bps와 10 Mbps의 입력신호에 대한 출력파형이다. 그림 10에서 제작된 소자는 무신호시 잡음을 갖지 않으며 초저주파 영역에서도 동작이 안정되어 있음을 볼 수 있다.

10Mbps 입력신호(duty ratio:50%, $V_{IL}=0.5V$, $V_{IH} = 1.5V$)에 대해 평균 출력파형을 측정된 결과, 고준위 출력전압(V_{OH})과 저준위 출력전압(V_{OL})이 1.15V와 0V로, duty ratio가 52.6%로, 상승시간(t_r)과 하강시간(t_f)이 9.5ns와 6.8ns로, 전과지연차($t_{PHL}-t_{PLH}$)와 jitter (t_j)가 11.7ns와 4.3ns로 각각 나타났다. 측정된 데이터는 디지털 오디오용 광 연결 수신기의 일반 사양[3]을 충분히 만족하고 있다. 그림 11은 V_{cc} 를 1.65V에서 3.0V까지 변화시켰을 때 제작된 소자의 소비전류(I_{cc})와 출력파형의 전압(V_{OH} , V_{OL})을 측정된 그림이다. V_{cc} 가 1.65V에서 3.0V로 증가함에 따라 I_{cc} 는 4 mA에서 8 mA로, V_{OH} 는 1.03V에서 2.37V로 선형 증가하였으며, V_{OL} 은 변화없이 안정된 값을 유지하였다. 이

는 본 연구에서 제작된 소자가 1.8V의 구동전압에서 뿐만 아니라 3V의 구동전압에 이르기까지 사용 가능함을 보여주고 있다.

4. 결 론

바이폴라 기술로 포토다이오드와 더미 다이오드를 저전압 구동회로와 모놀리식 집적시켜 1.55 mm×1.55 mm 크기의 광 연결 수신기(RX-IC)를 제작하였다. 제작된 소자는 1.8V 구동용으로 설계되었으며 소자제작에 이용된 포토다이오드는 그물망 형태의 이미터 구조를 갖는다. 그물망 형태의 이미터 구조는 수광면적에 대한 이미터 접합면적의 비를 감소시키고 베이스 전계영역을 표면까지 확장시켜 포토다이오드의 감도특성을 개선시킬 수 있다. 더미 다이오드는 포토다이오드와 동일한 압전류 특성을 가지며 무신호시 포토다이오드의 동상신호를 제거한다. 신호처리 회로는 I-V 변환기, 증폭기, level shifter, latch 그리고 출력 구동부로 구성되며 바이어스 회로는 신호처리 회로에 필요한 일정한 전류를 공급한다. 회로 설계에 있어 중요한 관점으로는 V_{cc} 와 접지 사이에 커패시터를 연결하여 PSRR 특성을 개선하였으며 첫 단 증폭기의 출력단에 HPF를 삽입하여 오프6V 전압을 제거하였다. 나아가, level shifter를 사용하여 저전압 구동에 필요한 출력전압을 얻었으며 latch를 삽입하여 초저주파 영역에서도 동작이 이루어지도록 하였다. 제작된 소자는 무신호시 잡음을 갖지 않으며 입력신호의 주파수가 초저주파로부터 10Mbps에 이르기까지 duty ratio의 커다란 변화 없이 빠른 신호응답 특성을 나타내었다. 제작된




Fig. 11. Dissipation current and output voltages with V_{cc} .

회로는 저전압 동작으로 인한 저전력 소비와 구동 전압의 범위가 넓다($1.65V \leq V_{CC} \leq 3.0V$)는 장점을 갖는다.

감사의 글

이 연구는 2003학년도 단국대학교 대학연구비의 지원으로 연구되었으며, 이에 감사드립니다.

참고문헌

1. Thoshiba, Fiber Optic Device ToslinkTM, Th- oshiba Corp., pp. 31-35(1994).
2. H. Zimmermann, T. Heide and A. Ghazi, "Monolithic High Speed CMOS-Photoreceiver", IEEE Photon. Technol. Lett., 11, pp. 254-256(1999).
3. G. K. Chang, Y. H. Kim, J. H. Lee, H. G. Kang and S. Y. Yi, "Design and Fabrication of a Si pin Photodetector with Peak Spectral Response in the Red Light for Optical Link", J. of the Microelectronics & Packaging Society, 8(1), pp. 1-4(2001).
4. M. Seto, M. Mabeoone, S. De Jager, A. Ve -rmeulen, W. De Boer, M. Theunissen and H. Tuinhout, "Performance Dependence of Large Area Silicon p-i-n Photodetectors upon Epitaxial Thickness", Solid-State Electronics, 41(8), pp. 1083-1087(1997).
5. Y. P. Tsividis, "Accurate Analysis of Temperature Effects in I_C - V_{BE} Characteristics with Application to Bandgap Reference Source", IEEE J. of Solid State Circuits, SC-15, pp. 1076-1084(1980).
6. G. K. Chang, S. Y. Yi and C. K. Kim, "Sensitivity Improvement of the Web Patterned Si Photodiode", Korean J. of Mat. Research, 11(4), pp. 247-250 (2001).
7. M. Yamamoto, M. Kubo and K. Nakao, "Si- OEIC with a Built-in PIN Photodiode", IEEE Trans. Electron Dev., 42(1), pp. 58-63(1995).
8. W. Chen and S. Liu, "PIN Avalanche Photo detectors Model for Circuit Simulation", IEEE of Quantum Electronics, 32(2), pp. 2105-2111(1996).
9. P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th Ed., John Wiley & Sons, Inc., pp. 255-300 (2001).
10. R. J. Widlar, "Some Circuit Design Techni -ques for Linear Integrated Circuits", IEEE Trans. on Circuit Theory, CT-12, pp. 586-590(1965).
11. D. F. Stout and M. Kaufman, Handbook of Operational Amplifier Circuit Design, McGraw-Hill, Inc., New York, pp. 2-21(1976).
12. Sharp Semiconductor Data Book, Optical Semiconductor Volume, Seibundo Shinkosha Publishing Co. Ltd. (1990).
13. S. Wolf, Silicon Processing for the VLSI Era: Vol. 2 Process Integration, Lattice Press, California, pp. 13-14(1990).
14. H. J. Hovel, Semiconductors and Semimetals: Vol. 11 - Solar Cells, Academic Press, New York, pp. 203-207(1975).