

# DC 링크 전압조합을 이용한 새로운 Hybrid형 멀티레벨 인버터

(A novel hybrid multilevel inverter using DC-Link voltage combination)

주성용\* · 강필순 · 박성준 · 김철우

(Sung-Yong Joo · Feel-Soon Kang · Sung-Jun Park · Cheul-U Kim)

## 요 약

본 논문에서는 고조파를 저감시키고 출력파형 개선을 위한 방법으로 입력측 DC 링크 전압의 조합을 이용한 새로운 하이브리드형 멀티레벨 인버터를 제안한다. 제안한 인버터는 단상 풀-브릿지 인버터 모듈로 구성된 3개의 H-bridge cell로 구성되어 있다. 2개의 풀-브릿지 모듈은 레벨생성을 위해 사용되고 나머지 하나의 모듈은 PWM 스위칭 동작에 사용되어진다. 레벨 생성을 위한 인버터에 의해 9레벨이 생성되고 PWM 동작을 위한 인버터에 의해 2레벨이 더해지게 되어 결과적으로 총 11레벨의 출력전압을 생성시킬 수 있다. 제안한 시스템의 기본적인 동작원리를 상세하게 설명하고 PSpice 시뮬레이션과 시작품을 이용한 실험을 통해 타당성을 증명할 수 있었다.

## Abstract

This paper presents a novel hybrid multilevel inverter using DC-Link voltage combination in order to improve the waveshape of output voltage and reduce harmonics. The proposed multilevel inverter can generate an 11-level output voltage. It employs three H-bridge cell, which consists of single phase full-bridge inverter module. Among them, two modules are used for level generation, and one module performs PWM switching. Nine levels are synthesised by the level inverter, and two levels are added to output by the PWM inverter. As a result, it generates an 11-level. The operational principles are explained in depth, and the validity of the proposed system is verified through the PSpice simulation and experimental results based on a prototype.

Key Words : Multilevel inverter, H-bridge cell

## 1. 서 론

최근 반도체 소자의 빠른 스위칭 주파수에 의한  $dv/dt$ 는 고조파와 EMI 등의 문제를 유발시켜 전력전자분야에 있어서 새로운 신뢰성 문제로 거론되고 있으며 고조파 성분은 각종 계전기들의 오동작, 전동기

소음 및 토크 맥동 등의 원인이 되고 있다. 또한, 커먼 모드 전압에 의한 누설 전류는 시스템 전체의 신뢰성을 저하시킨다. 이러한 원인들을 제거하기 위해서 인버터 자체에서 발생되는 고조파 성분을 최대한 억제하려는 시도가 이루어지고 있다. 전력 변환장치의 고조파와 이에 대한 해결 방안으로 인버터 출력단에 LC 필터를 설치하는 방법이 있으나 제어 응답 특성을 떨어뜨리고 대용량 시스템에서는 크기 및 비용 증가 등의 단점이 발생하게 된다. 이에 따른 해결 방안으로 멀티레벨 인버터 방식에 대한 연구가 활발히 진행되고 있다[1]-[9]. 본 연구에서는 출력전압을 생

\* 주저자 : 부산대학교 전기공학과 석사과정

Tel : 051-510-1488, Fax : 051-513-0212

E-mail : sungyong@pusan.ac.kr

접수일자 : 2003년 8월 19일

1차심사 : 2003년 8월 25일 2차심사 : 2003년 9월 25일

심사완료 : 2004년 1월 30일

성하는 두개의 풀-브릿지 모듈과 PWM 스위칭 동작을 위한 하나의 풀-브릿지 모듈로 구성되는 새로운 멀티레벨 인버터를 제안한다. 제안한 멀티레벨 인버터는 입력 DC링크 전압[Vdc]를 1:3의 비율로 구성하여 출력전압을 9레벨로 생성시키고 PWM 출력파형 생성을 위한 풀-브릿지 모듈에 의해 2레벨의 출력전압을 생성시켜 총 11레벨의 출력파형을 가지는 인버터를 구성하고자 한다. 그리고 인버터 각 모듈의 주 스위칭 소자수를 기존의 방식과 비교하여 상당히 저감시킬 수 있으며 PWM인버터 방식과 같이 출력단에 LC필터를 설치하여 생기는 시스템의 크기 및 비용에 대한 단점을 극복하고자 한다. 또한, 입력측 DC 링크 전압을 출력레벨에 맞게 선택하여 직류전원에 대한 정수비의 연속적인 전압 레벨의 발생이 가능하고 스위칭 주파수를 감소시켜 스위칭 손실을 저감시키고자 한다. 결과적으로 본 논문에서는 출력단에 L-C필터를 부과하지 않고 출력 고조파 성분을 억제시키기 위한 방법으로 레벨 생성용 인버터와 PWM 인버터 방식을 혼합한 Hybrid형 멀티레벨 인버터를 제안하고 이론적인 원리와 타당성을 PSpice시뮬레이션과 실험 결과로 확인하고자 한다.

## 2. 본 론

### 2.1 기존의 멀티레벨 인버터 방식

멀티레벨 인버터는 크게 다이오드클램프 방식을 적용하여 출력레벨을 형성하는 Diode clamped circuit(DCC)방식, 플로팅 상태의 분리된 커패시터를 이용하여 출력레벨을 생성하는 Flying capacitor circuit(FCC)방식, 절연된 풀-브릿지 형태를 모듈화하여 결합시킨 Isolated H-bridge circuit(IHC)방식으로 크게 구분 할 수 있다[1]-[4]. 그림1(a)의 DCC방식에서는 각 레벨의 생성을 위해서 4개의 스위치 소자와 커패시터, 그리고 다이오드를 조합하였다. 각 커패시터의 전압은 DC링크단의 1/4이며, DC링크 커패시터의 전압의 균형을 제어하여야 한다. 그리고 DCC 방식은 소량의 고조파와 낮은 dv/dt라는 장점을 가지고지만 복잡한 PWM 제어에 요구되고 다이오드 개수가 증가하는 단점을 가진다[5]-[6]. 그림1(b)는 4E, 3E, 2E, E로 분리된 커패시터 층을 가지는 FCC의 형태이다. 여기서 전압 4E는 입력단으로부터 충전되고 나머지 커패시터들은 접지로부터 플로팅(floating)되어 있는 상태로 동작하게 된다. 그리고 FCC 방식은 적은 소자로 멀티레벨을 구성할 수 있는 장점을 가지고지만 다수의 커패시터로 인한 전체 시스템의 부피가 증가한다는 단점을 가진다. 마지막으로 그림1(c)에 도시한 IHC방식은 저압의 풀-브릿지 형태의 회로를 직렬로 연결하여 독립된 DC링크 단을 가지는 셀들로 구성되어 있고 모듈화 설계가 가능한 회로이다. 결과적으로 최종 출력전압은 멀티




그림 1. 멀티레벨 인버터의 구분  
Fig. 1. Classification of multilevel inverter

## DC링크 전압조합을 이용한 새로운 Hybrid형 멀티레벨 인버터

레벨을 가능하게 하지만 각 모듈을 구성하기 위한 소자수의 증가는 가격상승을 초래하는 문제점을 가지게 된다[7]-[8]. 일반적으로 기존의 인버터에 있어서 PWM스위칭 방식은 인버터의 출력파형의 고조파 성분을 제거하기 위해서 필터회로를 추가하거나 스위칭 주파수를 올리는 방법을 이용하고 있다.

### 2.2 제안한 Hybrid형 멀티레벨 인버터

제안한 11레벨 인버터를 그림 2에 나타내었다. 제안하는 인버터는 두개의 풀-브릿지 모듈과 직렬로 연결된 PWM 생성용 풀-브릿지 모듈로 구성되어져 있다. 출력 전압의 레벨을 형성하기 위한 입력측 DC 전압을  $aV_{dc}$ ,  $3aV_{dc}$ 로 하면 2번째 풀-브릿지 모듈의 출력전압  $V_2$ 는  $+aV_{dc}$ ,  $0$ ,  $-aV_{dc}$ 의 3레벨이 발생하며 3번째 풀-브릿지 모듈의 출력전압  $V_3$ 는  $+3aV_{dc}$ ,  $0$ ,  $-3aV_{dc}$ 의 3레벨이 발생하게 된다. 여기에 PWM 생성용 인버터 모듈의 입력전압이  $aV_{dc}$ 이므로 2개의 레벨을 더 생성 할 수 있게 된다.




그림 2. 제안한 하이브리드형 멀티레벨 인버터  
Fig. 2. Proposed hybrid multilevel inverter

$$V_n = 3^{n-1} \times aV_{dc} \quad (n = 1, 2, 3, 4, \dots) \quad (1)$$

식(1)은 제안한 멀티레벨 인버터에서 적용 가능한 입력전압을 생성시킬 수 있는 조건식을 나타낸 것이다.

표 1에서는 출력전압에 대해 각각의 풀-브릿지 출력전압을 입력측에 연결된 인버터의 스위칭 동작-

에 대해 나타내고 있다. 전압이 정(+)인 경우에 대한 스위칭 함수를 나타내고 있으며 출력레벨이 부(-)인 경우는 표1에 -1을 곱하여 구할 수 있다. PWM 인버터의 스위칭 함수  $S_p$ 는 제로 레벨을 제외한 모든 레벨에서 출력전압의 극성만을 고려하여 PWM 스위칭 동작을 수행하게 된다. 이것은 단지 그림 3에서처럼 초평 모드에서의 동작만 수행하게 되는 것이다.

표 1. 제안한 인버터의 출력전압 레벨

Table 1. Output voltage levels of proposed inverter

출력 전압레벨	PWM Inverter	Level Inverter	
		$S_p$	$S_a$
0	0	0	0
1	$+aV_{dc}$	$S_p = 0$	0
2	$+2aV_{dc}$	$S_p = 0$	1
3	$+3aV_{dc}$	$S_p = 0$	-1
4	$+4aV_{dc}$	$S_p = 0$	0
5	$+5aV_{dc}$	$S_p = 0$	1




그림 3. 각 브릿지 모듈의 출력전압과 최종출력파형  
Fig. 3. Output voltage of the proposed multilevel inverter with each terminal voltage of bridge module

제안한 인버터의 출력 전압식을 표 1에서의 스위칭 함수( $S_p, S_a, S_b$ )를 이용하면 아래 식(2)와 같이 표현된다.

$$V_{out} = [(S_p \times aV_{dc})] + [(S_a + 3S_b) \times aV_{dc}] \quad (2)$$

첫 번째 항은 PWM 인버터의 양단 전압을 나타내고 두 번째 항은 각각의 레벨 인버터의 양단전압을 나타낸다.




그림 4. 제안한 인버터의 제어블록도

Fig. 4. Control block diagram of proposed inverter

그림 4는 제안한 인버터의 컨트롤 다이어그램을 나타낸다.

그림 5는 제안한 인버터의 출력 전압을 결정하는 개념도를 나타낸다. 지령전압의 한 주기에 대하여 출력전압의 레벨선택과 선택시간을 결정하기 위하여 지령전압 1/4주기에 대하여 결정하면 이 정보와 지령전압의 대칭성을 이용하여 나머지의 스위칭 함수도 쉽게 구할 수 있다. 영 전압을 제외한 출력전압의 레벨은 최대 4개이므로 각 레벨을 선택하는 시간은 최대 4개의 구간을 결정하여야 한다. 선택시간을 결정하기 위해 일반화 시킨 것은 식(3)과 같다.

$$t_n = \sin^{-1} \left( \frac{n \times aV_{dc}}{V_p} \right) n = 1, 2, 3, 4 \quad (3)$$




그림 5. 제안한 인버터의 출력전압 결정

Fig. 5. Output voltage determination in the proposed inverter

여기서  $V_p$ 는 지령사인전압의 피크치이고,  $n$ 은 출력전압의 레벨수를 나타낸다. 식(3)에서  $n$ 은 아크사인이 1을 초과하지 않는 수 까지 계산된다. 출력지령전압의 크기에 비례하고 최대 4까지 될 수 있다. 이것은 출력지령전압의 레벨과 이것의 유지시간 결정은 레벨생성을 위한 인버터가 관련된다. PWM인버터는 그림 4에서 보는 바와 같이 선택된 시간동안의 reference 시그널에 의해 생성된다. 출력전압이 정(+)일때는 1과 0으로 반복하고 반대로 PWM인버터가 부(-)의 출력전압을 나타낼 때는 -1과 0을 반복한다. 그림 6은 1/4주기 동안에 제작한 인버터의 스위칭 등가회로를 나타낸다. 앞에서 언급하였던 것처럼 PWM스위칭 동작은 연속적으로 동작하고 나머지 2개의 브릿지 모듈에서는 전압레벨 생성을 위한 동작을 하고 있는 것을 각 모드별 등가회로를 이용하여 확인 할 수 있다. 모드 a)에서는  $+aV_{dc}$ 의 출력




그림 6. 출력전압의 스위칭 상태에 따른 등가회로

Fig. 6. Equivalent circuit according to switching state of output voltage

레벨이 PWM 브릿지 모듈 양단전압(V1)에 의해 출력되며 모드 b)에서는 aVdc 브릿지 모듈의 정(+)의 스위칭 동작에 의해 생성된 출력전압(V2) +aVdc와 PWM 브릿지 모듈 양단전압(V1)에 의해 출력된 +aVdc가 모두 출력측으로 인가되어 +2aVdc의 전압이 출력된다. 모드 c)에서는 aVdc 브릿지 모듈의 부(-)의 스위칭 동작에 의해 생성된 출력전압(V2) -aVdc와 3aVdc 브릿지 모듈의 정(+)의 스위칭 동작에 의한 출력전압(V3) +3aVdc에 의해 +2aVdc의 전압레벨이 생성되고 PWM 모듈에 의한 출력전압(V1)이 더해져 총 +3aVdc의 전압레벨이 출력측에 나타난다. 모드 d)에서는 3aVdc 브릿지 모듈의 정(+)의 스위칭 동작에 의한 출력전압(V3) +3aVdc와 PWM 브릿지 모듈 양단전압(V1)에 의해 출력된 +aVdc가 출력측(Vo)에 +4aVdc의 전압을 생성시킨다. 마지막으로 모드 e)에서는 PWM 브릿지 모듈 양단전압(V1)에 의해 출력된 +aVdc, aVdc 브릿지 모듈의 정(+)의 스위칭 동작에 의해 생성된 출력전압(V2) +aVdc, 3aVdc 브릿지 모듈의 정(+)의 스위칭 동작에 의한 출력전압(V3) +3aVdc에 의해 출력측(Vo)에 +5aVdc의 전압을 생성시킨다.

### 3. 시뮬레이션

본 논문에서 제안한 Hybrid형 PWM 인버터에 대한 하드웨어 구현의 타당성을 검증하기 위하여 Pspice에 의한 시뮬레이션을 실시하였다.

그림 7은 전체 시뮬레이션의 주 회로도를 나타내었으며 아래 그림 8은 각각의 풀-브릿지 모듈의 출력전압(a)과 최종 출력파형(b)을 나타내고 있다. 그림 8(a)에 나타난 각 풀-브릿지 모듈의 출력전압이 더해지면 그림 8(b)와 같은 출력파형을 나타낼 수 있다는 것을 시뮬레이션을 통해 확인 할 수 있다.

표 2. 제안한 멀티레벨 인버터의 시뮬레이션  
파라미터

Table 2. Simulation parameter of proposed  
multilevel inverter

입력전압[Vdc]	31[Vdc], 31[Vdc], 93[Vdc]
출력전압[Vac]	110[Vac], 60[Hz]
부하저항[Ω]	300[Ω]






그림 7. 제안하는 인버터의 시뮬레이션 회로  
Fig. 7. Simulation circuit of proposed multilevel inverter



(a) Output voltage of each bridge module



(b) Final output voltage

그림 8. 제안한 인버터의 시뮬레이션 결과  
Fig. 8. Simulation result of proposed inverter

#### 4. 실험결과

제안한 인버터의 하드웨어적인 타당성을 검증하기 위해 Prototype을 제작하여 실험하였다. 전체적인 시스템 제어는 TMS320F241을 사용하였고, 풀-브릿지 모듈을 구성하고 있는 주 스위치는 MOSFET(IRFP460)을 사용하였다. 그림 9에서는 인버터의 브릿지 모듈 양단전압을 나타내고 있다. 출력 전압의 극성에 따라 PWM 인버터의 스위칭패턴이 결정되는 것을 알 수 있다.




그림 9. 각 풀-브릿지 모듈과 최종출력단 실험파형  
Fig. 9. Experimental waveform of the terminal voltage and final output voltage




그림 10. 제안한 Hybrid형 멀티레벨 인버터의 FFT 결과  
Fig. 10. FFT result of the output voltage in the proposed hybrid multilevel inverter

그림 10에서 출력전압의 FFT결과를 나타내고 있다. 결과로 부터 기본파 성분이외에 고조파 성분이 거의 없다는 것을 알 수 있다.

#### 표 3. 기존의 멀티레벨 방식과 제안한 멀티레벨 방식의 비교

Table 3. Component comparison between conventional multilevel method and proposed multilevel method

TYPE	Diode clamp	Flying capacitor	Cascaded	Proposed
Main switch	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m+1) = 12$
Main diode	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m+1) = 12$
Clamping diodes	$(m-1) \times (m-1) = 20$	0	0	0
DC bus capacitor	$(m-1) = 10$	$(m-1) = 10$	$(m-1)/2 = 5$	3
Balancing capacitor	0	$((m-1) \times (m-1))/2 = 45$	0	0
Trans.	0	0	Multi-winding type = 5	Multi-winding type = 3
Gate-amp	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m-1) \times 2 = 20$	$(m+1) = 12$

표 3은 기존의 멀티 레벨 방식에 의한 11레벨 인버터와 제안한 Hybrid 멀티 레벨 방식을 이용한 11 레벨 인버터를 구성하기 위해서 필요한 주요 소자들을 비교하였다. 여기서  $m$ 은 출력전압의 레벨 수를 의미한다. 표 3에서 알 수 있듯이 주 스위칭 소자들을 거의 절반으로 줄여 동일한 출력 레벨을 생성하였으며, 부가적으로 게이트 구동 회로수를 저감시켰다. 특히, 다이오드 클램핑 방식에서의 클램핑 다이오드 개수와 플라잉 커페시터 방식에서의 커페시터의 개수를 상당히 저감시킬 수 있다는 것을 알 수 있다.

#### 5. 결 론

본 논문에서는 새로운 Hybrid 멀티레벨 인버터 방식을 제안하였다. 제안한 인버터는 양질의 출력 전압을 생성 할 수 있으며 이것은 직렬로 결합된 각각의 풀-브릿지 모듈의 스위칭 함수로 결정된다. 기

존의 멀티레벨 인버터 방식과 비교하여 크게 다른 것은 입력측 DC-Link 전압비와 PWM 스위칭 방법을 혼합하여 사용한 점이다. 결과적으로 주 스위치 소자 수의 저감과 회로구성이 풀-브릿지 형태의 모듈로 간단하게 구성할 수 있었으며 게이트 구동회로의 수 까지도 줄일 수 있다는 장점이 있다. 또한, 레벨 수를 증가시킴으로서 고조파 성분이 줄어든다는 것을 알 수 있었다. 제안한 11레벨 인버터의 타당성을 검증하기 위해 31[Vdc], 93[Vdc]를 이용하여 9레벨의 전압레벨 생성이 가능하게 하고, PWM 스위칭을 이용한 풀-브릿지 모듈에도 31[Vdc]의 독립된 DC전원을 사용하여 총 11레벨의 정현적인 출력전압 형태를 가지는 60[Hz], 110[Vac] 교류 전원을 생성 할 수 있는 시작품을 제작하고 비교 분석하였다.

### References

- [1] A. Nabae, I. Takahashi, and H. Akagi, "A new neutral-point clamped PWM inverter," *IEEE Trans. Ind. Applicat.*, vol. IA-17, pp. 518-523, Sept./Oct. 1981.
- [2] Newton, C., and Sumner, M., "Neutral point control for multi-level inverters: theory, design and operational limitations," *IEEE IAS'97*, Vol. 2, pp. 1336-1343, 1997.
- [3] Matsui, K., Kawata, Y., Yamaguchi, T., and Ueda, F., "Multi level modulations for parallel connected NPC-PWM inverters," *International Conference on Power Electronics and Drive Systems*, Vol. 2, pp. 876 -881, 1997.
- [4] J. S. Lai, and F. Z. Peng, "Multilevel Converters-A New Breed of Power Converters," *IEEE Trans. on Industry Applications*, Vol. 32, No. 3, pp.509-517, 1996, May/June.
- [5] Yo-Han Lee, Rae-Young Kim, and Dong-Seok Hyun, "A novel SVPWM strategy considering DC-link balancing for a multi-level voltage source inverter," *IEEE APEC'99*, Vol. 1, pp. 509 -514. 1999.
- [6] Ying Cheng, and Crow, M.L., "A diode-clamped multi-level inverter for the StatCom/BESS," *IEEE Power Engineering Society Winter Meeting*, Vol. 1, pp. 470 -475, 2002.
- [7] S. G. Lee, D. W. Kang, Y. H. Lee, and D. S. Hyun, "The carrier-based PWM method for voltage balance of flying capacitor multilevel inverter," *IEEE PESC'01*, vol.1,pp. 126-131,2001.
- [8] K. A. Corzine, S. D. Sudhoff, and C.A. Whitcomb, "Performance characteristics of a cascaded two-Level converter," *IEEE Trans. on Energy Conversion*, vol. 14, Issue 3, pp.433-439, Sept.1999.
- [9] Newton, C., Sumner, M., and Alexander, T., "The Investigation And Development Of A Multi-level Voltage Source Inverter," *International Conference on Power Electronics and Variable Speed Drives*, No. 429, pp. 317-321, 1996, Sept.

### ◇ 저자소개 ◇

#### 주성용 (周成勇)

1976년 1월 29일 생. 2002년 동아대학교 공과대학 전기공학과 졸업(학사). 현재 부산대학교 대학원 전기공학과 석사과정.

#### 강필순 (姜弼淳)

1973년 9월 5일 생. 1998년 경상대학교 공과대학 전기공학과 졸업(학사). 2000년 부산대학교 대학원 전기공학과 졸업(석사). 2003년 2월 동 대학원 졸업(박사). 현재 일본 오사카공대 전기공학과 특별연구원.

#### 박성준 (朴聖濬)

1965년 3월 20일 생. 1991년 부산대 전기공학과 졸업. 1993년 동 대학원 전기공학과 졸업(석사). 1996년 동 대학원 전기공학과 졸업(박사). 2002년 동 대학원 지능기계공학과 졸업(박사). 1996~2000 거제대학 전기과 조교수. 2000~2003 동명대학 전기과 조교수. 현재 전남대학교 전기공학과 조교수.

#### 김철우 (金喆禹)

1942년 12월 5일 생. 1969년 부산대학교 공과대학 전기공학과 졸업. 1974년 일본 전기통신대학 전자공학과 졸업(석사). 1980년 일본 동경 공업 대학 전기전자공학과 객원 교수. 1986 중앙대 대학원 전기공학과 졸업(박사). 현재 부산대학교 공과대학 전자전기통신공학부 교수.