

논문 2004-41SD-3-1

포켓 이온 주입된 MOSFET 소자의 $1/f$ 잡음 특성

(An Analysis of the $1/f$ Noise Characteristics of Pocket Implanted MOSFETs)

이 병 현*, 이 기 영**

(Byung-Heon Lee and Kie-Young Lee)

요 약

본 연구에서는 소오스와 드레인 근처에 포켓형상으로 이온이 주입되어 halo구조를 갖고 있는 MOSFET 소자의 $1/f$ 잡음 특성에 대하여 고찰하였다. 채널 방향으로 전도도가 균일하지 않은 MOSFET 소자가 선형영역에서 동작할 때, 영역구분 근사기법(regional approach)을 근간으로 논의된 기존의 $1/f$ 잡음모델을 영역별로 서로 다른 전기적 성질이 정의될 수 있는 halo MOSFET 소자에 적용하여 그 타당성을 조사하였다. 잡음모델의 검증을 위하여 기존의 모델에서와 같이 영역구분 근사를 사용하여 보다 넓은 동작범위에서 적용될 수 있도록 기존의 모델식을 개선하였다. 개선된 잡음식은 선형영역에서 기존에 보고된 잡음식에 수렴한다. 실험적으로 측정된 $1/f$ 잡음 특성과의 비교에서 영역구분 근사기법으로 정리된 잡음식은 게이트 전압이 비교적 큰 경우에 한해서 적용될 수 있음을 보였다.

Abstract

The anomalous behavior of the $1/f$ noise of halo or pocket ion implanted MOSFETs is investigated. The model for the anomalous $1/f$ noise behaviors of MOSFETs, which consist of inhomogeneous conductance along the channel is improved within a regional approximation as previous works and presented in a form, directly applicable to halo MOSFETs. The presented model reduces to the previous results, discussed in the linear region operation, for small drain bias. Comparisons with experimental results show that the $1/f$ model based on the regional approach can be applicable for limited ranges, especially for sufficiently large gate bias voltages.

Keywords : Pocket Implanted MOSFET, $1/f$ Noise, Regional Approximation

I. 서 론

채널의 길이가 짧은 MOSFET 소자에서는 소자의 규격이 작아짐에 따라, 스위칭 속도 또는 주파수성능 등과 같은 측면에서 소자의 전기적인 특성의 향상 외에, 문턱전압의 감소, 전송자의 속도포화 효과 및 hot 캐리어 효과 등과 같은 short채널 효과들이 발생하고 있다.^[1] 문턱전압의 roll-off 및 punchthrough 등과 같은 short채널 현상들을 효과적으로 억제하는 방법으로써

halo 또는 포켓이온주입 방법에 의해 공유되는 공핍층 전하의 크기를 감소시키는 소자의 제조기법이 보편적으로 이용되고 있다.^[2-5] Halo 구조 MOSFET 소자의 중요성으로 포켓이온주입의 효과를 설명할 수 있는 해석적 모델들이 제시되어, halo MOSFET의 특성분석이 대체적으로 알려져 있다.^[2-7] Halo MOSFET의 dc특성과 더불어 소자의 적절한 응용을 위하여 그 잡음특성도 규명될 필요가 대두되고 있다.

채널방향으로 균일하지 않은 전도도를 갖고 있는 MOSFET 소자에서 발생하는 $1/f$ 잡음에 관해서는 소자에 인가된 드레인 전압이 매우 작아서 소자가 선형영역에서 동작할 경우에 그 잡음특성이 분석된 바 있다.^[8-10] 비균질의 채널특성을 갖는 MOSFET에 대한 기존의 잡음연구에서는 채널의 균일하지 않은 전기적

* 학생회원, 충북대학교 전자공학과
(Dept. of Electronics, Chungbuk National Univ.)

** 정회원, 충북대학교 전자공학과
(Electrical and Computer Engineering, Chungbuk National Univ.)

접수일자 : 2004년1월9일, 수정완료일 : 2004년2월6일

성질의 형성에 관하여 hot 캐리어 주입에 의해 열화된 드레인 근처의 좁은 영역과 그 외 정상적인 채널 영역에서의 전기적 성질들이 서로 달리 정의된다고 보고 있다.^[8,9] 또는 소오스 및 드레인 영역을 정의하는 공정(medium doped drain process)에 의해서 소오스 및 드레인 근처의 매우 좁은 영역범위에서는 일반 채널 영역에서의 전기적 성질과 다른 전기적 성질이 형성된다는 보고도 있다.^[10] 균일하지 않는 채널을 갖고 있는 MOSFET 소자에서의 잡음특성은 보통 영역구분의 근사방법에 의거하여 해석되고 있다.^[8-10] 상기와 같이 형성되는 비균질 채널의 MOSFET 소자에서는 hot 캐리어 및 소자의 제조공정에 의해 열화된 영역의 전기적 특성을 정량적으로 정의하기가 쉽지 않으며, 그 구체적인 크기의 오차가 작지 않을 것으로 예상된다. 상당한 오차가 개재된 열화된 영역의 채널길이, 문턱전압 등의 값으로 해석되는 잡음특성은 신뢰성의 범위를 벗어날 수 있다. 이에 비해 halo 구조의 MOSFET에서는 regional 근사에 의한 잡음해석방법을 도입할 경우에 포켓이온주입된 영역이 위의 경우보다 잘 정의될 수 있으므로 halo 영역의 전기적 성질에 대한 오차가 작아진다. 따라서 halo MOSFET 소자는 전도도가 균일하지 않는 채널을 갖고 있는 MOSFET 소자의 잡음연구에 대한 중요한 시료소자가 될 수 있다.

MOSFET 소자의 경우에 소자에서 발생하는 $1/f$ 잡음은 시정수가 비교적 긴 트랩들이 중요한 작용을 한다고 알려져 있으나, 각 채널의 위치에서 바이어스의 변화에 대한 그 영향까지 예측될 정도로는 알려져 있지 않다. 하지만, 포켓 이온주입이 되지 않은 일반 정상구조의 MOSFET 소자의 경우에서와 같이, 바이어스에 따른 유효한 트랩분포의 변화를 무시하는 보편적인 연구범위에서, 선형영역으로 제한된 기존의 비균질 채널 MOSFET 소자의 $1/f$ 잡음 특성의 바이어스 효과는 일반적으로 정리될 필요가 있다.

Halo MOSFET 소자의 경우에 그 dc 특성이 일반적인 구조를 갖는 소자의 경우와 다소 상이하다. 잡음특성에서도 halo MOSFET 소자가 일반 소자와 다른 현상을 보일 것으로 예상된다. 상이점 또는 그 크기 등을 쉽게 비교하기 위해서는 해석의 결과가 비교적 간단할 필요가 있으며, 적용될 수 있는 동작범위도 확장시킬 필요가 있다. 여기서는 기존의 방법과 같이 영역구분 근사방법을 이용하여 $1/f$ 잡음특성을 해석하여 보고자 한다. 먼저, 다음 II 장에서는 영역구분 근사를 이용하여 halo

MOSFET 소자의 $1/f$ 잡음특성에 대한 해석적인 모델링과정을 고찰해 보고자 한다. III 장에서는 II 장에서도 출한 해석적 잡음모델과 실험결과를 비교하여 영역구분 근사에 근거한 모델의 적용범위를 조사하기로 한다.

II. Halo MOSFET 소자에서 regional 근사법을 이용한 $1/f$ 잡음의 해석

문턱전압의 roll-off를 억제하기 위하여 포켓이온이 주입된 MOSFET 소자에서는 소오스와 드레인(S/D) 근처에서 기관의 도핑농도가 이온주입이 되지 않은 영역의 도핑농도에 비해 높은 값을 갖는다. 따라서 halo MOSFET 소자의 문턱전압은 일반 소자의 문턱전압보다 크고 드레인 전류의 크기는 작아진다. 포켓이온주입에 의한 문턱전압의 상승효과를 계산하는 여러 pseudo-2D의 해석적 모델들이 제안된 바 있다.^[6,11] 해석의 편리성을 목적으로 이와 같은 이차원 전개해석에서도 기관의 농도는 채널방향에 따라 영역별로 일정한 크기로 정의되는 영역구분 근사를 취하고 있다. 이러한 halo MOSFET 소자의 개략적 구조는 그림 1과 같이 나타낼 수 있다. 해석을 비교적 간단히 하기 위하여 영역구분 근사기법에서는 보통 halo MOSFET 소자들을 포켓형상으로 이온이 주입된 S/D 근처의 halo 영역과 이온주입이 되지 않은 중간 영역으로 구별한다. 그림 1에 보인 바와 같이 대칭적인 MOSFET 소자를 가정하게 되면, 포켓이온이 주입된 영역 1과 영역 3은 동일한 채널길이 및 도핑농도를 갖게 된다. 보통, halo MOSFET 소자의 문턱전압 상승에 의한 단일 효과로써 소자의 드레인 전류가 감소하는 현상이 설명될 수도 있다.^[6] 하지만, 포켓이온주입의 조건에 따라서는 문턱전압의 증가로 예상되는 드레인 전류의 감소보다 크게 드레인 전류가 감소하는 현상이 나타날 수 있으며^[12], 이와 같이 일반적인 예측에서 벗어난 드레인 전류의 감소는 halo MOSFET 소자에서 전송자의 유효이동도의 감소로 이해될 수 있다.^[7] 그림 1에서는 영역별로 서로 다른 문턱전압이 정의된 경우에 채널 전자밀도가 영역별로 서로 다른 값을 갖게 되는 현상을 개략적으로 도식하였다.

채널방향으로 균일하지 않은 전도도를 갖고 있는 MOSFET 소자에 대한 기존의 $1/f$ 잡음에 관한 연구들의 해석방법과 같이 여기에서도 간단한 해석적 결과를

도출하고자, 채널방향으로 일차원인 영역구분 근사를 채택하여 n-채널 halo MOSFET 소자의 1/f 잡음에 관하여 해석적으로 고찰하여 보고자 한다.




그림 1. 영역구분 접근방법에 의한 캐리어 농도 및 전위 분포도

Fig. 1. A schematic diagram of carrier concentrations and potential for small drain bias in halo MOSFETs.

일차원 영역구분 근사에서 영역 1과 3의 halo 영역은 영역 2에 비해 높은 기판 도핑농도를 가지며, 따라서 문턱전압 및 이동도에서도 서로 다른 값을 갖는다고 볼 수 있다. 인가된 게이트 바이어스전압 V_{GS} 에 비해서 드레인 바이어스전압 V_{DS} 가 매우 작아서 MOSFET 소자가 선형영역에서 동작할 경우에, 잘 알려진 잡음모델에 따르면, ac-wisely 단락회로된 드레인 잡음전류의 1/f 잡음전력밀도스펙트럼 $S_I(f)$ 는 다음 식과 같이 쓸 수 있다.^[8,13]

$$S_I(f) = G^2 \sum_{k=1}^3 \frac{S_{I,k}(f)}{G_k^2} \quad (1)$$

$$G^{-1} = \sum_{k=1}^3 G_k^{-1} = \sum_{k=1}^3 \frac{L_k}{g_k} \quad (2)$$

$$g_k = \mu_{nk} C_{ox} W [V_{GS} - V_{Tn}] \quad (3)$$

여기서 μ_n 과 V_T 는 각각 저전계하에서 전자의 이동도와 문턱전압이며, C_{ox} 는 단위 면적당 게이트의 캐패시턴스이고, L 과 W 는 각각 채널의 길이와 폭이며, 아래 첨자 k 는 k -번째 영역에서의 물리량을 정의하는 기호이다. 또, G 는 컨덕턴스이며 g 는 단위 길이당 컨덕턴스이다. 위와 같이 나타난 잡음전력밀도는 다음 식과 같이 구체적으로 쓸 수 있다.^[9]

$$S_I(f) = \frac{k_B T N_T (F_n)}{\gamma f} \frac{q^2 I_D^2}{W C_{ox}^2} \times \left(\frac{\mu_n \mu_{n2} (V_{GS} - V_{Tn})(V_{GS} - V_{T2})}{\mu_n L_2 (V_{GS} - V_{Tn}) + 2\mu_{n2} L_1 (V_{GS} - V_{T2})} \right)^2$$

$$\times \left(\frac{2L_1}{\mu_n^2 (V_{GS} - V_{Tn})^4} + \frac{L_2}{\mu_{n2}^2 (V_{GS} - V_{T2})^4} \right) \quad (4)$$

여기서 q , k_B , T , 와 f 는 각각 전자전하의 크기, 볼츠만 상수, 절대온도, 및 주파수이고, N_T 와 γ 는 각각 1/f 잡음에 기여하는 트랩의 밀도와 터널링에 관련된 상수이고, F_n 은 채널전자의 의사페르미 준위이고, I_D 는 dc 드레인 전류이다. 식 (4)를 유도하는 과정에는 트랩밀도 N_T 가 바이어스에 무관한 상수라는 가정이 이용된다. 강반전의 채널이 형성되지만 게이트전압이 매우 크지 않으며, 드레인 전압이 충분히 작은 선형영역에서는 F_n 이 채널의 위치에 따라 거의 변하지 않으며, 이러한 경우에는 트랩에 관하여 전술한 가정이 적용될 수 있다.

선형영역을 벗어난 경우에는 위에 소개한 잡음식을 적용하기가 적절하지 않으므로 바이어스에 대해 잡음 모델식을 일반화할 필요가 있다. 식 (1)에서 정의한 $S_{I,k}$ 는 k 번째 영역에서 단락회로된 채널잡음전류의 전력밀도이며, 이에 대한 잡음 모델식은 대체적으로 알려져 있으나 잡음계산 방법에 따라 다소 상이하다.^[13,14] 또 $V_{DS} \rightarrow 0$ 인 선형 영역에서 성립하는 (3)식이 triode영역에서는 적절히 변형되어야 한다. (3)식에 대한 수정 모델은 잡음모델에 따라 상이하게 나타날 수 있다. 여기서는 근사적이지만, 비교적 간단하고 구체적인 결론식을 도출하기 위하여 일반적으로 알려진 모델식을 따르기로 한다.^[14] 그러면, halo MOSFET 소자에서 1/f 잡음의 전력밀도는 어렵지 않게 다음과 같이 쓸 수 있다.

$$S_I(f) = \frac{1}{L_{eff}^2} [L_1^2 S_{I,1}(f) + r_{gl}^2 L_2^2 S_{I,2}(f) + r_{g2}^2 r_{g2}^2 L_3^2 S_{I,3}(f)] \quad (5)$$

$$L_{eff} = L_1 + r_{gl} L_2 + r_{g2} L_3 \quad (6)$$

$$r_{gl} = \frac{g_{1eff}}{g_{2eff}} \quad r_{g2} = \frac{g_{2eff}}{g_{3eff}} \quad (7)$$

1/f 잡음에 기여하는 slow state들의 작용에 대한 물리적 기작에 관해서는 여러 이론들이 있으며, 각 채널의 위치에서 유효한 트랩의 밀도 N_{Teff} 에 대한 바이어스의 의존도를 알기가 어렵다. 여기서도 기존의 1/f 잡음 연구와 마찬가지로 우선 바이어스에 따라 변하지 않는 트랩밀도를 가정하기로 하며, 이 경우에는 (5)식이 다음과 같이 정리될 수 있다.

$$S_I(f) = \frac{I_D k_B T q^2}{L_{eff}^2 \gamma C_{ox}^2} \int_0^{V_1} \frac{R_m^2 N_T \mu_n}{V_{GS} - V_{Tn} - mV} dV$$

$$\begin{aligned}
& + r_{d1}^2 \int_{V_1}^{V_1+V_2} \frac{R_{n2}^2 N_{T2} \mu_{n2}}{V_{GS}-V_{T2}-mV} dV \\
& + r_{d1}^2 r_{d2}^2 \int_{V_1+V_2}^{V_{GS}-V_1+V_2+V_3} \frac{R_{n3} N_{T3} \mu_{n3}}{V_{GS}-V_{T3}-mV} dV \quad (8)
\end{aligned}$$

$$R_n = -\frac{C_n}{C_n + C_{\alpha} + C + C_d} \quad (9)$$

여기서 C_n , C 및 C_d 는 각각 단위 면적당 채널전하, 게면전하 및 공핍층 전하에 대한 캐패시턴스들이고, V_k 는 k 번째 영역 양단에 정의되는 전압의 크기이며, m 은 몸체효과를 나타내는 파라미터이다. 트랩밀도 N_{T_k} 와 마찬가지로 R_{nk} 도 각 영역 내에서 상수로 취급될 수 있으면, (8)식은 다음과 같이 쓸 수 있다.

$$\begin{aligned}
S(f) = & \frac{I_D k_B T q^2}{L_{eff}^2 m C_{ox}} \left[R_{n1}^2 N_{T1} \mu_{n1} \ln \frac{V_{GS}-V_{T1}}{V_{GS}-V_{T1}-mV_1} \right. \\
& + R_{n2}^2 N_{T2} \mu_{n2} r_{d1}^2 \ln \frac{V_{GS}-V_{T2}-mV_1}{V_{GS}-V_{T2}-m(V_1+V_2)} \\
& \left. + R_{n3}^2 N_{T3} \mu_{n3} r_{d1}^2 r_{d2}^2 \ln \frac{V_{GS}-V_{T3}-m(V_1+V_2)}{V_{GS}-V_{T3}-mV_{DS}} \right] \quad (10)
\end{aligned}$$

드레인 바이어스전압이 충분히 작은 경우에 영역 1과 3의 문턱전압이 같고, R_n 과 N_T 들의 크기가 영역별로 구별되지 않으며, 영역별 컨덕턴스에서 몸체효과가 포함되지 않으면, 위 식은 (4)식과 동일하게 된다.

Halo 구조를 갖는 MOSFET 소자의 dc 특성은 보통 일반적으로 이용되는 드레인 전류 식으로 근사될 수 있는 것으로 알려져 있다. 이러한 드레인 전류의 근사에서 문턱전압 외에 유효컨덕턴스 파라미터도 포켓이온주입의 조건에 따라서 적절하게 수정될 필요가 있다.^[7] 이러한 halo MOSFET 소자의 dc 특성과 영영구분 근사방법에 의거한 잡음모델식들을 이용하여 halo MOSFET 소자의 1/f 잡음특성을 해석하여 보기로 한다.

III. 실험 결과

본 연구에서 사용된 시료소자는 일반적인 twin well 과 LOCOS isolation 공정을 이용하여 제조된 n+ 폴리 게이트의 n-채널 MOSFET들이다. 문턱전압 조절을 위한 BF2 이온주입은 40 keV의 에너지와 $1.5 \times 10^{12} \text{cm}^{-2}$ 의 dosage로 되었으며, LDD구조는 비소(As) 이온주입으로 형성되었다. 포켓영역은 30° 경사각의 BF2 이온주입으로 제조되었으며, halo 영역의 길이는 약 0.09 μm

로 추정되고, 게이트 산화막의 두께는 약 9.0nm이다. 실험에서는 유효 게이트의 길이가 비교적 짧은 $L=0.3\mu\text{m}$ 까지 여러 게이트 길이를 갖는 소자에 대해 측정하였다. 측정된 각 소자의 게이트 폭은 $W=20\mu\text{m}$ 이다.




그림 2. 선형영역에서 측정된 문턱전압의 채널길이에 따른 특성

Fig. 2. Variation of the linear threshold voltage with gate length.

소자의 dc 특성은 HP4156 소자특성 분석장치를 사용하여 측정하였으며, 측정된 데이터로부터 dc 및 ac 특성에 관련된 파라미터들을 추출하였다. 그림 2에서는 추출된 문턱전압을 게이트길이의 함수로 나타내었다. 참조문헌[7]에서 논의된 유도문턱전압의 해석을 이용하여 그림 2에서부터 문턱전압 V_{T1} 과 V_{T2} 들을 추출할 수 있다. 추출된 영역별 문턱전압 V_{T1} 과 V_{T2} 의 값들은 각각 0.8 과 0.6 V 이다. 또, 게이트 전압과 도핑 농도에 따른 전송자의 이동도 변화에 대해서는 잘 알려진 특성을 이용하여 그 크기를 추정할 수 있다.

잡음신호는 제작한 저잡음 증폭기를 이용하여 신호를 증폭하였으며, 스펙트럼 분석기를 이용하여 측정하였다. 측정하여 환산된 드레인 전류잡음의 전력밀도 스펙트럼의 대표적인 주파수 특성은 그림 3과 같다. 그림 3에서 전력밀도 스펙트럼의 주파수 특성은 $\alpha = 0.02$ 인 1/f의 기울기 값을 갖고 있다. 모든 소자에서 각 측정 바이어스에서 α 값이 같지는 않지만, 본 연구의 시료 소자들은 $\alpha = 0.9 \sim 1.1$ 이내의 값을 갖는다. 채널의 길이 L 이 halo 영역의 길이 L_1 및 L_3 에 비해 충분히 길어서 $L \gg L_1 + L_3$ 인 경우에 halo MOSFET 소자의 dc 특성은 포켓이온주입이 되지 않은 소자의 특성과 유사하게 된다. dc 특성과 마찬가지로

잡음특성에서도 (10)식의 잡음모델식에 의거하면 포켓이온주입의 효과가 게이트 바이어스전압이 충분히 큰 경우에는 나타나지 않는다.




그림 3. 일반적인 주파수에 따른 드레인 전류 잡음 전력밀도 특성
 Fig. 3. Frequency characteristics of drain current noise power spectrum.

그림 4에서는 채널의 길이가 비교적 긴 $L=5.0\mu\text{m}$ 인 경우에서 게이트 바이어스에 대한 dc 드레인 전류로 정규화된 드레인 전류잡음밀도의 특성을 보였다. 그림에서와 같이 게이트 바이어스 특성은 균일한 채널의 MOSFET 소자에서 잘 알려진 $1/f$ 잡음의 특성과 거의 일치함을 알 수 있다. 그림 4의 특성에 의해 본 연구의 잡음측정시스템을 검증할 수 있다. 게이트 바이어스가 매우 큰 경우에는 측정된 잡음의 크기가 모델 식에 비해 상당히 크게 나타난다. 이는 게이트 전압이 증가할 경우에 유효한 트랩밀도의 증가 또는 전송자의 이동도 섭동에 의해 $1/f$ 잡음의 성분이 증가함을 보여 준다.^[14]
^[15] 이 경우는 본 연구의 주제에서 벗어나므로 논의를 진행하지 않기로 한다. Halo MOSFET 소자의 dc 특성에 대한 해석에 의하면 게이트 전압이 매우 커서 $V_{GS} \gg V_{TH}$ 인 경우에는 포켓이온주입에 의한 dc 특성의 효과가 게이트전압의 크기가 작을 때에 비해 미약하다. 하지만, 잡음특성의 경우에는 그림 4에서 점선으로 보인 바와 같이 게이트전압이 영역 1 또는 3에서의 문턱전압크기에 접근할수록 이론적으로 계산된 잡음의 크기가 매우 크게 증가하고 있다. 이는 기존의 연구결과와 달리 영역구분 근사방법의 적용범위가 한계성을 갖고 있음을 보여 준다.




그림 4. $W/L=20/5$ 인 n-채널 halo MOSFET소자에 $V_{DS}=50\text{mV}$ 의 전압이 인가되었을 때 유효게이트 전압에 따른 정규화된 드레인 전류잡음밀도의 특성. ■는 측정값이며, 점선은 McWhorter 이론으로 예측되는 값이고, 대쉬와 점의 선과 실선은 각각 (4)와 (10)식으로 계산된 값이며, 대쉬선은 (10)식에서 (11)식과 같이 게이트전압에 따른 문턱전압의 변화를 고려한 경우이다.

Fig. 4. Excess gate voltage dependency of the normalized $1/f$ noise of the drain current for n-channel halo MOSFET with $W/L=20/5$. The dotted line is the $1/(V_G-V_{TH})^2$ power law of the original McWhorter theory, dash-dotted line and solid line represent (4) and (10), respectively, and dashed line is for (10) with the threshold voltage depending on gate voltage, approximated as (11). Filled squares represent experimental results.

그림 5에서는 게이트의 길이가 $L=0.3\mu\text{m}$ 인 n-채널 MOSFET에서 dc 드레인 전류로 정규화된 드레인 $1/f$ 잡음전류의 전력밀도를 게이트바이어스 전압의 함수로 보였다. 이 경우에는 채널의 길이가 충분히 짧아서, 포켓이온주입에 의한 비균질 채널의 효과가 나타난다. 이와 같은 짧은 채널의 경우에서도 게이트 전압이 매우 클 때에는 II장에서 이론적으로 예측한 바와 같이 포켓이온주입의 효과가 매우 미약하게 나타난다. 그림 5에서 보인 바와 같이 게이트 전압이 크지 않을 때에는 실험적인 잡음특성이 비균질 채널효과를 고려하는 잡음식에 의해서 설명될 수 있음을 알 수 있다. 참조문헌 9에서 제시된 (4)식에 비해 (10)식이 실험특성에 보다 근접함을 그림에서 알 수 있다. 이는 (10)식이 triode 영역에서의 잡음특성을 포함하는데 비해 (4)식은 그 응용이 선형 영역으로 제한되므로, 주어진 드레인 전압에 대하여 게이트 전압이 작아질수록 선형영역의 동작에서 벗어날 수 있다. 또, 게이트 전압이 작아질수록 영역 1과 3에서 R_n 값은 영역 2보다 빠르게 감소하는 효과도

이에 기여된다. 하지만, 이 경우에서도 게이트 바이어스의 크기가 소자의 문턱전압에 매우 가까이 근접할수록 이론적으로 제시된 잡음모델식이 실험특성보다 크게 뒀을 그림에서 알 수 있다. Halo MOSFET 소자의 dc 특성상 문턱전압보다 큰 게이트전압에서 영역 2는 강반전의 채널전하를 갖고 영역 1과 3은 약한 반전상태에 있을 수도 있다. 이러한 경우에는 영역구분근사에 의한 잡음모델의 적용이 적절하지 않다.




그림 5. $W/L=20/0.3$ 인 n-채널 halo MOSFET 소자에 $V_{DS}=50\text{mV}$ 의 전압이 인가되었을 때 유효게이트 전압에 따른 정규화된 드레인 전류잡음밀도의 특성. ■는 측정값이며, 점선은 McWhorter 이론으로 예측되는 값이고, 대쉬와 점의 선과 실선은 각각 (4)식과 (10)식으로 계산된 값이며, 대쉬선은 (10)식에서 (11)식과 같이 게이트전압에 따른 문턱전압의 변화를 고려한 경우이다.

Fig. 5. Excess gate voltage dependency of the normalized 1/f noise of the drain current for n-channel halo MOSFET with $W/L=20/0.3$. The dotted line represents the $1/(V_G-V_{TH})^2$ power law of the original McWhorter theory, the dash-dotted line and the solid line represent (4) and (10), respectively, and the dashed line is for (10) with the threshold voltage depending on gate voltage, approximated as (11). Filled squares represent experimental data.

그림 4와 5에서는 각 영역에의 문턱전압이 인가된 게이트전압에 무관하게 상수인 경우 뿐 아니라, 게이트 전압에 의존하는 문턱전압을 사용하여 구한 잡음량도 함께 나타내었다. 일반적으로 문턱전압은 실험적으로 extrapolated 방법으로 구한 크기이며, 이러한 상수의 문턱전압을 사용할 경우에는 강반전의 범위에서 게이트전압이 문턱전압 근처 또는 그 이하일 때에 간단한 charge control 모델로 근사되는 유도된 채널전하는 오

차를 갖고 있다. dc 및 잡음특성의 해석에서 채널전하 모델을 수정할 필요가 있다. 여기서는 유효게이트전압을 다음과 같은 근사식을 이용하였다.

$$V_{GS} - V_T = V_{GS} - V_{on} + mV_{th} \ln \left[1 + \exp \frac{V_{on} - V_{GS}}{mV_{th}} \right] \quad (11)$$

여기서 V_{on} 과 V_{th} 는 각각 영역별 extrapolated된 문턱전압과 열전압이며, m 은 보정상수이다. 위 식과 문헌 [7]에서 제시된 halo MOSFET 드레인전류 모델을 사용할 경우에 m 이 3~4 정도로 드레인 전류의 크기를 예측할 수 있다. 그림 4와 5에서는 $m=3.5$ 인 경우에 구한 결과를 보였다. Long 채널에서는 m 의 값이 클수록 낮은 게이트전압의 범위에서 잡음식이 측정치에 가까워지나, short 채널의 경우에는 설정된 m 값이 적절함을 보여 주고 있다.




그림 6. n-채널 halo MOSFET 소자에서 채널길이 따른 정규화된 드레인 전류잡음밀도의 특성. ■는 측정결과이며, 점선은 McWhorter 이론으로 예측되는 값을 표시한다.

Fig. 6. Gate length dependency of the normalized 1/f noise of the drain current. The dotted line is the $1/L$ power law according to original McWhorter theory and filled squares represent experimental results.

그림 6에서는 드레인 전류잡음의 1/f 잡음전력밀도 $S_I(f)$ 를 소자의 게이트 길이에 대해 도식하였다. 잘 알려진 바와 같이 MOSFET 소자의 채널이 균일하게 정의된 경우에 S_I 는 게이트 길이에 대해 $1/L^3$ 의 의존성을 갖는다고 분석되어 있다. 잉여(excess) 게이트전압이 $V_{GR}=1.8\text{V}$ 로 충분히 큰 경우에는 그림에서와 같이 1/f 잡음전력밀도가 L^{-3} 의 특성을 보여 주고 있으며, 이론적인 예측과 부합함을 알 수 있다. 게이트 전

압이 충분히 크지 않은 경우에는 $S_I(f)$ 가 L^{-3} 의 특성에서 벗어나, 게이트 길이가 짧아질수록 잡음의 크기가 L^{-3} 보다 크게 증가하게 된다. 이러한 결과는 기존에 보고된 실험결과와 유사하다. 하지만, 그림 6에 보인 바와 같이 excess 게이트 전압이 작아서 포켓이온 주입된 영역의 문턱전압 근처에서 동작하는 경우에, 정규화 된 $1/f$ 잡음 전력밀도 S_{Id}/I_d^2 는 채널의 길이가 큰 범위에서 $1/L$ 의 특성을 보여주고 있다. 이러한 특성은 (1) 또는 (4)식으로 예측되는 잡음의 크기로 설명될 수 없다. 따라서, 비균질의 전기적 특성을 갖는 경우에 적용될 수 있는 잡음모델식으로 알려진 (1)식은 일반적으로 성립된다고 볼 수 없다.

IV. 결 론

채널방향으로 전도도가 균일하지 않은 MOSFET 소자의 $1/f$ 잡음특성은 보통 영역구분근사방법(regional approach)에 의거한 잡음모델로 해석되고, 이를 영역별로 서로 다른 전기적 성질들이 비교적 잘 정의될 수 있는 halo MOSFET에 적용하여 그 타당성을 조사하였다. 실험결과와 비교하기 위하여 기존의 모델을 영역구분 근사 범위에서 개선하여 적용영역의 범위를 확장하였다. 게이트의 길이가 비교적 짧은 $L=0.3\mu\text{m}$ 인 경우에는 영역별 근사에 의한 잡음계산방법이 비교적 잘 적용될 수 있었다. 하지만, 게이트 바이어스전압이 포켓이온 주입된 영역의 문턱전압에 근접할수록 이론식이 실험값에 비해 큰 잡음량을 보여 주었으며, 이는 채널의 길이가 길수록 심화된다. 따라서, 영역구분근사에 의한 잡음식은 적용될 수 있는 범위가 게이트 전압이 충분히 큰 경우이며, 일반성을 갖고 있지 않으므로 이를 보완할 수 있는 해석적 모델이 요구된다.


참 고 문 헌

[1] Y. Taur and T. H. Ning, Fund. of Modern VLSI Devices, Cambridge Univ. Press, 1998.
 [2] R. Rios, W-K. Shih, A. Shah, S. Mudanai, P. Packan, T. Sandford, and K. Mistry, "A Three-Transistor Threshold Voltage Model for Halo Processes," in IEDM Tech. Dig., 2002, pp 113-116.
 [3] N. Miura, Y. Abe, K. Sugihara, T. Oishi, T. Furukawa, T. Nakahata, K. Shiozawa, S. Maruno,

and, Y. Tokuda, "Junction Capacitance Reduction Due to Self-Aligned Pocket Implantation in Elevated Source/Drain NMOSFETs," IEEE Trans. Electron Devices, vol. 42, pp 1969-1973, 2001.
 [4] R. Gwoziecki, T. Skotnick, P. Bouillon, and P. Gentil, "Optimization of V_{th} Roll-Off in MOSFET's with Advanced Channel Architecture - Retrograde Doping and Pockets," IEEE Trans. Electron Devices, vol. 46, pp 1551-1561, 1999.
 [5] K. M. Cao, W. Liu, X. Jin, K. Green, J. Krick, T. Vrotsos, and C. Hu, "Modeling of Pocket Implanted MOSFETs for Anomalous Analog Behavior," in IEDM Tech. Dig., 1999, pp 171-174.
 [6] B. Yu, C. H. J. Wann, E. D. Nowak, K. Noda, and C. Hu, "Short-Channel Effect Improved by Lateral Channel-Engineering in Deep-Submicrometer MOSFET's," IEEE Trans. Electron Devices, vol. 44, pp 627-634, 1997.
 [7] Hoewoo Koo, Kieyoung Lee, Kyungho Lee, Tor A. Fjeldly, Michael S. Shur, "Analysis of the Anomalous Drain Current Characteristics of Halo MOSFETs," Solid State Electron., vol. 47, pp 99-106, 2003.
 [8] B. Boukriss, H. Haddara, S. Cristoloveanu, and A. Chovet, "Modeling of the $1/f$ Noise Overshoot in Short-Channel MOSFET's Locally Degraded by Hot-Carrier Injection," IEEE Electron Device Letters, vol. 10, pp 433-436, 1989.
 [9] Ming-Horn Tsai and Tso-Ping Ma, "The Impact of Device Scaling on the Current Fluctuation in MOSFETs," IEEE Trans. Electron Devices, vol. 41, pp 2061- 2068, 1994.
 [10] Zeynep Celik-Butler and Petr Vasina, "Channel Length Scaling of $1/f$ Noise in $0.18 \mu\text{m}$ Technology MDD n-MOSFETs," Solid State Electron., vol. 43, pp 1695- 1701, 1999.
 [11] Y. Okumura, M. Shirahata, A. Hachisuka, T. Okudaira, H. Arima, and T. Matsukawa, "Source-to-Drain Nontuniformly Doped Channel (NUDC) MOSFET Structure for High Current Drivability and Threshold Voltage Controllability," IEEE Trans. Electron Devices, vol. 39, pp 2541-2552, 1992.

- [12] H. Hwang, D. H. Lee, J. M. Hwang, "Degradation of MOSFEETs Drive Current Due to Halo Ion Implantation," in IEDM Tech. Dig., 1999, pp 567-570.
- [13] H. S. Min, "Unified Theory of Noise in Nondegenerate Semiconductors," J. Appl. Phys., vol. 61,4549-4565, 1987.
- [14] A. van der Ziel, "Noise in Solid State Devices and Circuits," John Wiley & Sons, 1986.
- [15] K. K. Hung, P. K. Ko, C. Hu, and Y. C. Cheng, "A Unified Model for the Flicker Noise in Metal-Oxide-Semiconductor Field-Effect Transistors," IEEE Trans. Electron Devices, Vol. 37. pp 654-665, 1990

 저 자 소 개



이 병 현(학생회원)

2003년 2월 충북대학교 전자공학과
졸업,

2004년 현재 충북대학교 전자공학과 석사과정.

<주관심분야: $1/f$ Noise, Thermal Noise,

Device Modeling>



이 기 영(정회원)

1981년 2월 서울대학교 전자공학과
공학사

1983년 8월 서울대학교 전자공학과
공학석사

1993년 8월 서울대학교 전자공학과
공학박사

1983년 ~ 1984년 금성반도체 주식회사

1987년 ~ 현재 충북대학교 전자공학과 교수

<주관심분야: 반도체 재료 및 소자에서의 잡음, 반도체 소자 모델링, 집적회로>