

논문 2004-41SD-3-11

확장 나무성장 그래프를 이용한 시스템 온 칩의 테스트 스케줄링 알고리즘

(Test Scheduling Algorithm of System-on-a-Chip Using Extended Tree Growing Graph)

박진성*, 이재민**

(Jin-Sung Park and Jae-Min Lee)

요약

시스템 온 칩의 테스트 스케줄링은 제한된 전력 사용량 내에서 테스트 시간을 최소화하기 위한 방법들 가운데 하나로서 매우 중요하다. 본 논문에서는 테스트 자원들을 선택하여 그룹화하고 코어 기반 시스템 온 칩 전체 전력소비량을 고려하면서 테스트 시간과 전력소모량의 곱의 크기에 기초하여 이들을 배열하여 스케줄링 하는 휴리스틱 알고리즘을 제안한다. 전력소모량은 최대이면서 제한된 전력 소모량을 초과하지 않는 테스트 자원 그룹을 먼저 선택하고 테스트 자원 그룹 내 요소들의 테스트 시작 위치를 테스트 공간의 초기 위치에 배치하여 테스트 자원들의 낭비시간을 최소화한다. ITC02 벤치마크 회로를 사용한 실험을 통해 알고리즘의 유효성을 보인다.

Abstract

Test scheduling of SoC (System-on-a-chip) is very important because it is one of the prime methods to minimize the testing time under limited power consumption of SoC. In this paper, a heuristic algorithm, in which test resources are selected for groups and arranged based on the size of product of power dissipation and test time together with total power consumption in core-based SoC is proposed. We select test resource groups which has maximum power consumption but does not exceed the constrained power consumption and make the testing time slot of resources in the test resource group to be aligned at the initial position in test space to minimize the idling test time of test resources. The efficiency of proposed algorithm is confirmed by experiment using ITC02 benchmarks.

Keywords : System-on-a-Chip, Test Scheduling, Tree Growing Graph, Test Modeling

I. 서론

반도체 공정 기술의 급속한 발전과 나노 기술의 등장으로 시스템 복잡도가 증가함에 따라 System-on-a-Chip (SoC) 기술의 필요성이 대두되어 이에 대한 활발한 연구와 개발이 이루어지고 있다. SoC 시스템은 서로 다른 코어 공급자가 제공하는 IP 코어들을 하나의 칩 내의 기능함수블록으로 구성하는 방법 또는 디바이스를 말한

다. 이러한 SoC는 개별 코어의 테스트 보다 다양하고 복잡한 테스트 기법을 요구하기 때문에 테스트가 어렵고 많은 수행 시간을 필요로 한다. SoC 설계 기간을 단축하기 위한 방법으로 테스트 수행시간의 감소는 반드시 필요하며 이러한 방법 중에서 테스트 스케줄링은 SoC 설계 자체에는 하드웨어적 부담을 주지 않으면서 테스트 수행 시간을 감소시켜 테스트 비용을 줄일 수 있는 효과적인 방법이다. SoC 테스트 문제에서는 테스트 수행시간의 최소화와 함께 고장 검출율과 소비전력의 최적화가 요구된다^[1].

SoC의 테스트 스케줄링을 위한 여러 가지 방법들이 연구되어 그에 따른 알고리즘들이 제안되어 왔다^{[2], [3], [4], [5], [6]}. 제안된 테스트 스케줄링의 방법들은 크게 병렬처리

* 정회원, 주식회사 텔리즘 통신기술연구소
(Telism Co. Ltd.)

** 평생회원, 관동대학교 전자공학과
(Dept. of Electronics Eng., Kwandong University)
접수일자 : 2003년6월23일, 수정완료일 : 2004년2월16일

능력을 높이는 방법이거나, 코어 공급자가 제공하는 테스트 집합들 중에서 효율적인 테스트를 선택하는 방법 또는 효율적인 자원 분배를 수행하여 테스트 충돌을 제거하는 방법 등으로 구별된다. 제시되었던 테스트 스케줄링 알고리즘으로서 스케줄링의 기본 구성과 MILP (Mixed-Integer Linear Programming)를 사용하여 테스트 스케줄링을 생성하는 방법[2]은 초기 SoC를 위한 테스트 스케줄링의 개념 정립 및 병렬처리수행의 가능성을 제시한 알고리즘이다. 그러나 이 알고리즘은 테스트 모드에서 각 코어의 실질적인 전력 소비량을 고려하지 않았으며, 특히 코어와 자원의 수가 증가하면 할수록 코어들의 테스트 시작시간을 찾는 계산량과 테스트의 위치선정에 필요한 계산량이 지수적으로 증가하는 단점을 가지고 있다.

둘째로 Chakrabarty의 논문[3]에서는 MILP 이론을 확장한 3 가지 (Precedence-Based, Preemptive and Power-Constrained Scheduling) 테스트 스케줄링 방법을 제시하였는데 이러한 방법들은 코어 공급자들과의 긴밀한 협조가 이루어져야만 좋은 효과를 발휘할 수 있고, 각 테스트의 병렬성을 충분히 활용하지 못한 단점을 갖고 있다.

또한 동적 분할 한정 전력 동시 테스트 집합 (DP-PCTS : Dynamically Partition Power-Constrained Concurrent Test Sets)알고리즘을 이용한 스케줄링 방법[4]은 전력 소비량이 고려된 나무 성장 그래프를 이용하여 충돌하지 않는 코어들을 찾아 다중 배치가 가능하도록 하는 기법이지만 코어 내에서 존재하는 개별적인 자원의 세부적인 충돌을 고려하지 않아서 최악의 경우 다른 제안들보다 총 테스트 시간이 더 증가할 수 있다는 문제점을 가지고 있다.

본 논문에서는 SoC의 테스트 자원의 그룹 중 우선순위로 전력·시간 곱의 크기가 높은 자원을 배열하고 각 자원의 시간적 중복 가능성을 제외하여 병렬 처리 능력을 향상시킨 새로운 테스트 스케줄링 기법을 제안한다.

제안하는 스케줄링 방법에서는 스케줄링의 최소단위를 각 테스트기법 대 테스트 자원의 시간과 전력사용량의 결과 값으로 하여 코어의 충돌이 발생하더라도 자원의 충돌이 최소화되도록 한다. 테스트 스케줄링을 위한 테스트 자원은 충돌을 고려한 확장 나무 성장 그래프 (ETGG : Expanded Tree Growing Graph)를 이용하여 각 자원들의 충돌 여부를 조사하고 충돌이 없는 자원을 그룹화 한 후 이들 사이의 우선 순위에 따라서 테스트

자원을 선택하고 배치함으로써 테스트 시간의 변화에 따른 테스트 자원의 병렬 처리 능력을 높이고 무위 테스트 시간 (Idling Test Time)을 줄임으로 총 전력사용량을 초과하지 않는 범위 내에서 테스트 시간을 최소화하는 장점을 가진다.

II. 테스트 스케줄링을 위한 SoC 모델링

일반적인 SoC 모델로서 그림 1과 같이 디지털 코어, 아날로그 코어 및 아날로그와 디지털이 복합된 혼합 신호 코어 그리고 사용자의 필요에 따라 설계되는 UDL(User Defined Logic)등이 포함된 회로를 고려한다. SoC 내의 코어들은 그들의 기능에 따라서 외부테스트 기법 또는 내장 BIST 기법 등의 다양한 테스트 방법들을 필요로 한다. 또한 일정한 고장 검출율에 도달하기 위하여 각 코어들을 테스트할 때 서로 다른 자원들이 사용되는 다중 테스트 집합을 필요로 한다.




그림 1. 일반적인 SoC 모델
Fig. 1. General SoC model.

(정의 1) SoC 내 구성되어 있는 IP 코어는 C 로 표시하며 $C = \{C_1, C_2, \dots, C_n\}$ 로 나타내고, 각기 다른 테스트 방법으로 수행하는 테스트의 자원을 $R = \{R_1, R_2, \dots, R_m\}$ 로 나타낸다. 여기서 C 는 유한개의 원소를 갖는 집합이고 n 은 코어 모듈의 개수를 의미한다. 코어의 수를 N_C 로 나타내고 $N_C = n$ 이다. R 은 유한개의 원소를 가지는 집합이고 m 은 자원의 수를 의미한다.

1. 테스트 자원의 모델링

그림 2는 테스트 스케줄링과 테스트 자원을 도식적으로 나타낸 것이다. 각각의 테스트 기법을 통하여 코어를 테스트하였을 경우의 테스트 시간과 사용되는 전력을 알 수 있고 이러한 자원을 T_n 의 집합으로 나타내었을 때 서로 중첩되지 않는 범위에서 그림과 같이 배치하여 최소의 테스트 시간을 얻는 방법이 테스트 스케줄링이다. 일반적으로 이러한 테스트 자원을 모델링 하는 경우 T_8 에서와 같이 전력사용량의 최고치를 그 자원의 전력 값으로 그리고 테스트되는 총 시간을 테스트 시간으로 모델링 한다.




그림 2. 테스트 스케줄링과 테스트 자원의 모델링
Figure. 2. Test scheduling and test resource modeling

2. 테스트 자원 충돌 및 소비 전력의 제한

설계하고자하는 SoC가 n 개의 코어들을 포함하고 테스트가 가능한 m 개의 자원을 가지고 있다고 가정하자. 만약 코어들의 테스트가 동시에 병렬로 수행된다 고 하였을 경우 같은 자원을 동시에 접속하는 코어들 간에 충돌이 발생한다. 또한 모델 내의 테스트 수행 시 발생하는 전력 소비는 어떠한 시간에서도 반드시 최대 허용 전력을 초과할 수 없다.

(정의 2) 코어들 사이의 자원 중에서 두 개의 테스트 시간을 비교하여 하나의 테스트 시간 내에 다른 테스트의 시작시간이 위치되고 동일한 자원을 공유하고 있으면 이를 테스트 자원의 충돌(RC : Resource Conflict)이라 한다.

(정의 3) 각 테스트 자원은 테스트 모드에서 발생하는 전력 소비량 P_m 을 가지며 같은 시간 구역 내에서 $\{P_m, P_{m+1}, \dots, P_{m+k}\}$ 으로 표현된다. 만약 전력 소비량 집합 원소들의 총합이 SoC의 총 전력 사용량이 P_{max} 를 초과한다면 테스트 전력의 충돌(PC : Power

Conflict)이라 한다.

정의 2와 3을 식으로 표현하면 다음과 같다.

$$\text{IF } T_{sm} - T_{sm+a} < 0 \text{ and } T_{sm+a} - T_{fm} < 0 \text{ and } T_{fm} - T_{fm+a} < 0, RC(m, m+a) = 1 \quad (1)$$

$$\text{IF } P_{max} < \sum_{i=0}^k P_{m+i}, PC(m, m+1, \dots, m+k) = 1 \quad (2)$$

여기서 s 는 시작시간, f 는 종료 시간이고 a 는 임의의 상수로 α 번째 자원을 의미하며 k 는 같은 시간 구역에서 자원 공유의 충돌이 없는 테스트 자원의 수이다. 그리고 RC 또는 PC 값이 1이면 테스트 자원 또는 전력의 충돌을 의미한다.

III. 제안하는 테스트 스케줄링

제안하는 테스트 스케줄링 기법은 테스트 자원의 전력사용량과 시간을 분석한 후에 우선되는 자원을 선별하여 배치하고 다시 남은 테스트 자원들은 스케줄링 된 자원들과의 충돌 관계를 비교하여 배치하는 것을 기본 알고리즘으로 하고 있다.

1. 테스트 집합 선택 및 자원의 집단화 (grouping)

알고리즘의 기술을 위해서 예제 SoC S 를 고려한다. SoC S 는 5개의 코어와 7개의 테스트 자원으로 구성되어 있으며 각 테스트 자원의 연결 관계와 구성은 그림 3과 같다. SoC S 의 테스트 시간과 사용전력량 그리고 각 연결 관계를 고려한 정보를 표 1과 같이 나타낸다.




그림 3. 5개 코어 7개 테스트 자원으로 구성된 SoC S
Fig. 3. SoC S consisting of 5 cores and 7 test resources.

(정의 4) 테스트 자원의 연결 관계 집합에서 충돌하는 자원들을 제외하여 그 나머지 자원들로 테스트를 집합을 구성하는 것을 테스트 자원의 집단화 (grouping)라 한다.

표 1. SoC S의 테스트 자원
Table 1. Test resources in SoC S.

코어 자원	C1	C2	C3	C4	C5	코어수
R1	T_{11}, P_{11} (200, 60)	T_{21}, P_{21} (70, 30)		T_{41}, P_{41} (120, 80)		3
R2	T_{12}, P_{12} (100, 35)					1
R3		T_{23}, P_{23} (25, 100)				1
R4		T_{24}, P_{24} (43, 50)				1
R5			T_{35}, P_{35} (43, 50)			1
R6				T_{46}, P_{46} (50, 100)		1
R7				T_{47}, P_{47} (75, 80)	T_{57}, P_{57} (130, 120)	2
자원수	2	3	1	3	1	

2. 확장 나무 성장 그래프 (Expanded Tree Growing Graph)

자원의 충돌 여부와 병렬 처리가 가능한 자원들을 찾아내기 위하여 나무 성장 그래프 (TGG : Tree Growing Graph)를 이용한다. 그림 4는 표 1의 내용을 TGG로 나타낸 것이다. 최상위 레벨은 코어, 그리고 두 번째 레벨은 각 코어 내에 공유되어 있는 테스트 자원, 그리고 이하 레벨부터는 각 자원이 공유하는 코어를 확인하기 위한 연결로 표현된다. 각 레벨의 연결선은 자원의 공유를 의미하기 때문에 하나의 코어에 동시에 연결되어 있는 자원은 병렬 처리를 수행할 수 없고, 같은 레벨에 속해 있는 자원들 또한 병렬 처리가 불가능하다.

그러나 그림 4와 같은 표현방법은 전력을 고려하지 않은 것이기 때문에 자원의 공유 관계와 전력사용량을 함께 고려한 그래프를 그림 5에 나타내었는데 이것을 확장 나무 성장 그래프 (Expanded-TGG : ETGG)라 한다. 이것은 각 자원들의 테스트 시간과 전력사용량을 나타내며 동시 사용 가능한 자원들의 관계를 연결선으로 표시하고 있다.




그림 4. 나무성장그래프 기법으로 표현한 예제 SoC S
Fig. 4. Tree growing graph for example SoC S.




그림 5. 확장 나무성장 그래프로 표현한 예제 SoC
Fig. 5. Extended tree growing graph for example SoC.

3. 전력사용량을 고려한 우선순위 테스트집합 생성
SoC S 회로는 n 개의 코어 (C_n)로 구성되며 단일 코어는 다중 테스트 집합을 포함할 수 있다. 그리고 m 개의 자원 (R_m)은 동일한 자원을 공유할 수 있으며 어떠한 시간대에도 자원의 전력 소비량의 합은 P_{max} 를 넘지 않는다고 가정한다.

확장 나무 성장 그래프로 생성된 자원의 충돌이 없는 테스트의 그룹을 G_p ($1 \leq G_p \leq q$)라 표한다. G_p 는 한정된 집합이고 q 는 집합의 수를 의미한다. RC값이 0인 집합내의 원소들은 각각 테스트 시간과 전력 소비량을 포함하며 전체의 전력소비량의 합을 OPG (Overall Power dissipation Group) 그리고 테스트 시간 중 가장 긴 테스트 시간을 LTG (Logiest Test time Group)라 한다. 우선순위를 그룹별로 비교하기 위하여 테스트 자원 및 그룹의 전력·시간 곱의 크기(SUR : Space Usage Rate)를 연산한다.

SoC S 에서 주어지는 자원들을 조사하고 전력 사용량이 고려된 확장 나무성장 그래프로부터 각 자원의 요소들에 대한 테스트자원의 행렬표현을 얻은 후 비 충돌 테스트 집합인 G_p 를 생성한다. 다음으로 각 자원의 SUR 및 그룹의 OPG 를 연산한다. 만약에 분석된 G_p 에서 $OPG_p > P_{max}$ 이면 우선순위에서 제외되고 그렇지 않으면 최고 우선순위로 선택된다. 반면에 조사된 G_p 들 중에서 $OPG_p < P_{max}$ 인 그룹이 2개 이상일 경우는 그들 중에서 P_{max} 에 가장 근접하는 값으로 선택된다. 모든 그룹의 OPG 가 P_{max} 를 초과할 경우는 각 그룹 내에서 가장 작은 P_{nm} 값을 하나씩 제거하면서 P_{max} 값에 가장 근접하는 우선순위 그룹 PrG (Primary Group)를 선택한다. 만약 동일한 OPG 값을 가지는 그룹이 하나 이상일 경우는 각각의 SUG (Space Usage Rate Group)값을 계산하여서 큰 값을 갖는 OPG 를 PrG 로 선택한다.

4. 휴리스틱 테스트 스케줄링 알고리즘

테스트의 자원을 스케줄링하는 경우 최우선그룹을 PrG 라하는데 이것은 $PrG = \{g_1, g_2, \dots, g_\gamma\}$ 로 표현되는 유한 집합이다. 여기서 γ 는 테스트 자원의 수이다. 또한 g 는 T_{nm} 과 P_{nm} 값을 가지는 단일화된 변수를 나타낸다. 집합 내 g 의 값들 중 테스트 시간의 값을 서로 비교해서 테스트 길이가 긴 순으로 Y축의 영점에 가깝도록(이전 그림 2의 Level 1의 위치) 그림 6(a)와 같이 우선순위 테스트 자원 그룹을 스케줄링 한다.

테스트 시간 구역은 테스트의 시작 시간인 x 좌표의 영점 (zero point)부터 배치된 자원의 종료시까지를 의미하며 B 로 표시하고 $B = \{B_0, B_1, \dots, B_{a-1}\}$ 로 나타낸다. 여기서 a 는 배치된 자원의 수이고, 원소 중 종료시간이 빠른 순으로 배열된다. 우선순위의 OPG 와 P_{max} 가 유사한 B_0 시간대는 고려 대상에 포함되지 않고 다음 B_1 시간대부터 여분의 배치 공간 전력 소비 가능량(MS : Marginal Space)을 조사하고 나머지 선택되지 않은 자원들 중에서 B_1 구역에서의 병렬 처리 가능성을 조사한다.

만약 조건에 일치하는 자원을 찾을 수 없다면 구역을 B_2 로 변화하여 동일한 작업을 반복 수행한다. 그러나 충돌이 없는 테스트 자원이 검색되면, B_0 구역에서

$MS(B_0) + SUG(B_0) < P_{max}$ 의 조건과 비교하고 만족하면 자원을 선택한다. 선택되는 자원이 2개 이상일 경우는 각 자원의 SUR 를 비교하여 큰 값을 우선 배치한다. 이때 시작 시각은 B_0 이고 종료 시각은 B_0 와 $T_{n'm}$ 의 합이다. 새롭게 추가되는 종료 시각은 B 집합에 추가한다. 이러한 일련의 과정을 그림 6(b)와 같이 모든 테스트의 집합이 선택되어서 배치될 때까지 반복적으로 수행한다.




그림 6. 예제 SoC S 의 스케줄링 과정
Fig. 6. Scheduling procedure of example SoC S.

표 1에서 나타낸 예제 SoC S 는 그림 6(c)와 같은 테스트 스케줄링 결과를 얻는다. 여기서 테스트 총 수행 시간인 OTT (Overall Test Time)는 B 집합에서 가장 큰 테스트 시간의 값이다. 위와 같은 테스트 스케줄링 알고리즘을 도식화하여 그림 7에 나타낸다.

Procedure Test Scheduling()

```

{
1. ETGG를 이용하여 생성된 PrG 를 선택 ;
2. Sort ( PrG 내부 원소를 테스트시간이 긴 순서대로) ;
3. PrG 스케줄링;
4. For 미 배치 테스트 자원에 대하여
5. IF PrG 원소와 동일 레벨의 자원이 존재, then
    동일 레벨 자원 선택 연속적으로 배치;
    시작과 종료시간 Update;
Else
    RC , Pnm 조사;
6. For 모든 자원에 대하여
    각 구역별 종료시간 B 와 배치공간 SUBGo 조사;
7. IF RC=0 and MS(Bo)+SUG(Bo)<Pmax ,
    then 테스트를 배치하고 시작과 종료시간 Update;
8. IF 자원의 수 > 2, then
    자원의 SUR 을 비교 큰 값을 우선 배치;
    시작과 종료시간 Update;
9. B 집합의 최대값(테스트 종료시간)을 OTT 에 대입
}
    
```

그림 7. 휴리스틱 테스트 스케줄링 알고리즘
Fig. 7. Heuristic scheduling algorithm.

IV. 실험 결과

제안한 휴리스틱 테스트 스케줄링 알고리즘을 구현하고 기존에 제시된 스케줄링 알고리즘과 비교 검토한다. 시뮬레이션을 위해서 ITC'02 (IEEE International Test Conference)에서 지정한 SoC Test Benchmarks 자료[7, 8]를 사용한다. 제안한 알고리즘과 효율성을 비교하기 위한 기존의 스케줄링 방법으로는 전력 소비량이 고려된 DP-PCTS 알고리즘^[4]를 사용한다.

알고리즘의 동작을 설명하기 위하여 사용한 SoC S 를 대상으로 DP-PCTS방법을 적용하여 스케줄링 한 결과 총 테스트 시간은 그림 8과 같이 683 UT(Units of Time : 테스트 벡터가 입력되어서 출력 될 때까지의 테스트 수행시간을 얻을 수 있었다. 제안한 휴리스틱 테스트 스케줄링 알고리즘으로 스케줄링 한 결과를 그림 6(c)에서 보였다. 우선 순위 병렬처리 가능 그룹을 배치한 후에 충돌하는 테스트 자원을 우선하여 배치함으로써 테스트 자원들 사이의 무위 테스트 시간의 발생을 최소화하여 총 테스트 시간 390 UT를 얻었다. 두 가지의 알고리즘으로 테스트 스케줄링을 한 결과 제안된 알고리즘이 293 UT (42.9%)감소됨을 확인할 수 있다.

제안된 알고리즘을 ITC'02 SoC Test Benchmarks 회로 중 전력사용량이 주어진 h593.soc 회로^[7]를 사용하

여 스케줄링하였다. h593.soc 회로는 총 9개의 모듈로 구성되어 있으며 그중 모듈 0은 SoC의 외형 입출력만을 나타내는 것이기 때문에 테스트가 수행되지 않는다. 그러므로 시스템 내부의 IP코어는 총 8개이다. 여기서 각 모듈들의 연결 관계와 총 전력 소비량을 다음과 같이 코어 2, 5와 7은 BIST를 단독 사용, 코어 1, 4와 8은 공통 BIST 엔진을 공유, 코어 4는 이것 이외에 또 다른 BIST 엔진을 하나 더 포함하며 나머지 코어 2, 5, 6 과 8은 개별 BIST 엔진을 갖는다고 정한다. 그리고 총 전력소비량은 7300 UP(Unit of Power : 테스트 벡터가 입력되어서 출력 될 때까지의 총 전력사용량)로 하며, IP코어 1, 3, 4, 6과 8은 공통 외부 테스트를 갖는다.




그림 8. 예제 SoC S의 DP-PCTS 알고리즘 시뮬레이션 결과

Fig. 8. Simulation result of DP-PCTS algorithm for example SoC S.




그림 9. 벤치마크회로 h593.soc의 ETGG
Fig. 9. ETGG of bench mark circuit h593.soc.

벤치마크 정보를 기초로 제안한 알고리즘을 수행하여 스케줄링한 결과 그림 9와 같은 ETGG를 얻고, 표 2와 같은 테스트 자원의 시작 시각과 종료 시각을 얻는다. 이 결과를 DP-PCTS 알고리즘으로 스케줄링한 결과와

비교하면 총 테스트 시간이 10292UT에서 6592UT로 35.95% 감소함으로 제안한 알고리즘의 종래 방식에 비해 보다 효율적임을 알 수 있다.

V. 결 론

본 논문에서는 SoC 코어 내 테스트자원의 충돌을 고려하고 테스트 자원들의 전력·시간 곱의 비가 높은 테스트 자원 그룹을 우선하여 배열하는 테스트 스케줄링 기법으로 자원의 선택 및 그룹화를 통한 병렬 처리 능력을 높이고 무위 테스트 시간을 최소화하여 최적화된 테스트 스케줄링 결과를 얻을 수 있게 하였다. 제안한 휴리스틱 스케줄링 알고리즘은 최악의 경우 복잡도가 $O(n^2)$ 로 다른 알고리즘의 복잡도와 같거나 낮으면서도 ITC에서 지정한 벤치마크 회로를 대상으로 구현한 알고리즘을 실험한 결과 다른 알고리즘에 의해 제공되는 총 테스트 시간보다 30% 이상의 감소된 총 테스트 시간을 얻어 알고리즘의 효율성을 보였다.

표 2. 벤치마크 회로 h593.soc 시뮬레이션 결과
Table 2. Simulation result of bench mark circuit h593.soc.

테스트 자원	제안된 알고리즘		DP-FCTS 알고리즘	
	시작시간	종료시간	시작시간	종료시간
T_{11}, P_{11}	0	1461	1098	2559
T_{12}, P_{12}	1461	1802	2559	2900
T_{23}, P_{23}	0	359	0	359
T_{31}, P_{31}	1461	1700	2900	3139
T_{41}, P_{41}	6023	6592	3139	3708
T_{42}, P_{42}	341	700	3708	4049
T_{44}, P_{44}	0	220	4049	4269
T_{55}, P_{55}	341	1503	0	1162
T_{61}, P_{61}	2730	6023	4269	7562
T_{66}, P_{66}	0	2730	7562	10292
T_{77}, P_{77}	341	883	0	527
T_{81}, P_{81}	1802	2539	0	737
T_{82}, P_{82}	0	341	737	1098
테스트 수행 시간	0	6592	0	10292

향후 연구 과제로는 제안된 알고리즘들을 효과적으로 검증할 수 있는 벤치마크 회로의 개발과 효과적인 테스트 스케줄링이 생성된 이후에 자동적으로 범용 테스트 컨트롤러 IP를 SoC의 코어로 사용 가능하도록 시스템 레벨의 VHDL 코드로 생성할 수 있는 CAD 툴의 개발을 고려하고 있다.

참 고 문 헌

- [1] C. Dislis, J. H. Dick, I. D. Dear and A. P. Ambler (1995). *Test Economics and Design for Testability*, ELLIS HORWOOD.
- [2] Krishnendu Chakrabarty, "Test scheduling for core-based systems using mixed-integer linear programming," *IEEE Trans. On Computer-Aided Design of Integrated circuits and Systems*, vol. 19, no. 10, pp. 1163-1174, 2000.
- [3] Vikram Iyenger and K. Chakrabarty, "Precedence-based, preemptive, and power-constrained test scheduling for system-on-a-chip," *19th IEEE Proceedings on VLSI Test Symposium*, pp. 368-374, 2001.
- [4] Zhao D. and S. Upadhyaya, "Dynamically partitioned test scheduling for SoCs under power constraints," *11th IEEE North Atlantic Test Workshop, Montauk, NY, May 2002*.
- [5] Zhao D., S. Upadhyaya and M. Margala, "Minimizing concurrent test time in SoCs by balancing resource usage," *Proceedings of the 12th ACM Great Lakes Symposium on VLSI*, pp. 77-82, 2002.
- [6] Erik Larsson and Zebo peng, "System-on-Chip test parallelization under power constraints," *European Test workshop, Stockholm Sweden, 2001*.
- [7] E.J. Marinissen, V. Iyengar and K. Chakrabarty. ITC 2002 SOC test benchmark initiative <http://www.extra.research.philips.com/itc02sobenchm>
- [8] F. Brglez, D. Bryan, and K. Kozminski, "Combinational profiles of sequential benchmark circuits," in *Intl. Symp. on Circuits and Systems*, pp. 1929-1934, 1989.

저 자 소 개



박진성(정회원)
 2000년 관동대학교 전자공학과 학사,
 2003년 관동대학교 대학원 전자공학과 석사,
 2003년~현재 (주)텔리즘 통신기술연구소 주임연구원

<주관심분야: SoC Testing, Mixed IC & CMOS Analog IC Design, DSP>



이재민(평생회원)
 1979년 한양대학교 전자공학과 학사,
 1981년 한양대학교 대학원 전자공학과 석사,
 1987년 한양대학교 대학원 전자공학과 박사,

1986년~현재 관동대학교 정보기술공학부 교수
 <주관심분야: SoC Design & Testing, Mixed-Signal IC Testing, Logic Synthesis & CAD>