

논문 2004-41SD-5-5

저에너지 이온 주입 방법으로 형성된 박막 p⁺-n 접합의 열처리 조건에 따른 특성

(The effect of annealing conditions on ultra shallow p⁺-n junctions formed by low energy ion implantation)

김 재 영*, 이 충 근*, 홍 신 남*

(Jae-Young Kim, Chung-Keun Lee, and Shin-Nam Hong)

요 약

본 논문에서는 선비정질화, 저에너지 이온 주입, 이중 열처리 공정을 이용하여 p⁺-n 박막 접합을 형성하였다. Ge 이온을 이용하여 결정 Si 기판을 선비정질화하였다. 선비정질화된 시편과 결정 기판에 p-형 불순물인 BF₂ 이온을 주입하여 접합을 형성하였다. 열처리는 급속 열처리(RTA : rapid thermal anneal) 방법과 850°C의 노 열처리(FA : furnace anneal) 방법을 병행하였다. 두 단계의 이중 열처리 방법으로 네 가지 조건을 사용하였는데, 이는 RTA(750°C/10초)+FA, FA+RTA(750°C/10초), RTA(1000°C/10초)+FA, FA+RTA(1000°C/10초)이다. Ge 선비정질화를 통하여 시편의 접합 깊이를 감소시킬 수 있었다. RTA 온도가 1000°C인 경우에는 RTA보다는 FA를 먼저 수행하는 것이 접합 깊이(x_j), 면저항(R_s), $R_s \cdot x_j$, 누설 전류 등의 모든 면에서 유리함을 알 수 있었다.

Abstract

Shallow p⁺-n junctions were formed by preamorphization, low-energy ion implantation and dual-step annealing processes. Germanium ions were implanted into silicon substrates for preamorphization. The dopant implantation was performed into the preamorphized and non-preamorphized substrates using BF₂ ions. Rapid thermal anneal (RTA) and furnace anneal (FA) were employed for dopant activation and damage removal. Samples were annealed by one of the following four methods: RTA(750°C/10s)+FA, FA+RTA(750°C/10s), RTA(1000°C/10s)+FA, FA+RTA(1000°C/10s). The Ge preamorphized sample exhibited a shallower junction depth than the non-preamorphized sample. When the employed RTA temperature was 1000°C, FA+RTA annealing sequence exhibited better junction characteristics than RTA+FA thermal cycle from the viewpoint of junction depth, sheet resistance, $R_s \cdot x_j$, and leakage current.

Keywords : 확산, 이온주입, RTA, 보론

I. 서 론

현재 반도체 공정 기술은 ULSI 영역으로 발전하고 있다. 집적화 기술의 발전으로 인하여 소자의 크기는 점점 감소하고 있으며, 이에 따라 스위칭 속도는 빨라

지고, 전력 소비는 감소하고 있다. 그러나 고집적화로 인한 MOSFET의 채널 길이 감소에 따라 단채널 효과(short channel effect)가 발생한다. 단채널 효과는 드레인 전압의 증가에 따라 수평 전계의 영향이 증가하기 때문이며, 문턱 전압의 변화, 문턱 전압 이하에서의 전류 증가 등의 단점을 유발한다. 또한 전계가 증가하게 되면 반송자의 표동(drift) 속도가 증가하여야 하나 계속 증가하지 못하여 포화 상태에 이르러 드레인 포화 전류가 감소하게 되고 전달 컨덕턴스도 감소하게 된다. 이러한 단채널 효과를 감소시키기 위하여 수직 영역의

* 정희원, 한국항공대학교 전자·정보통신·컴퓨터공학부
(School of Electronics, Telecommunication, and Computer Eng., Hankuk Aviation University)

※ 본 연구는 과학기술부 목적 기초 연구(R05-2004-000-11226-0) 지원으로 수행되었음.

접수일자: 2004년 2월 4일, 수정완료일: 2004년 5월 6일

크기를 축소하는 방법이 박막 접합 형성이다.

박막 접합을 형성하는 여러 가지 방법^[1] 중에서 이온 주입 방법이 균일성, 재생성, 제어성의 모든 면에서 가장 우수하다고 알려져 있다. CMOS는 현재 고집적 회로에 가장 많이 이용되는 소자인데, PMOS는 NMOS와는 다르게 소스(source)와 드레인(drain)의 박막 접합 형성이 어렵다. 그 이유는 p^+-n 접합을 형성하기 위해 가장 널리 이용되는 보론(boron)이 실리콘 내에서의 확산 계수가 크기 때문이며, 또한 상대적으로 작은 질량으로 인하여 이온 주입 시 채널링(channeling) 현상이 발생하기 때문이다. 이러한 채널링 현상은 Ar, Si, Ge 등의 무거운 이온을 주입하여 기판을 선비정질화(preamorphization)함으로써 감소될 수 있다^[2]. 이온 주입 시 발생되는 점결함(point defects)으로 인하여 열처리 초기에 과도 증속 확산(TED: transient enhanced diffusion)이 발생하게 된다. 낮은 에너지로 이온 주입을 하게 되면 이온의 투사 깊이를 줄일 수 있고, 점결함의 발생을 억제하여 과도 증속 확산 현상을 감소시킬 수 있기 때문에 박막 접합 형성에 유리하다^[3].

이온 주입에 따른 결함을 제거하고 주입된 이온을 활성화시키기 위하여 고온 열처리를 수행하여야 한다. 접합 깊이를 줄이고 불순물 활성화를 향상시키기 위하여 온도는 높게 하면서 열처리 시간을 줄이는 급속 열처리(Rapid Thermal Anneal : RTA) 방법이 주로 이용되고 있다. 현재 대부분의 CMOS 공정에서 후속 열처리를 위하여 노열처리(Furnace Anneal : FA) 공정이 사용되므로 급속 열처리와 노열처리를 병행하여 열처리를 수행한 박막 접합의 특성을 연구하는 것이 필요하다^[4-6]. 그러나 참고 문헌^[5-6]의 연구는 BF_2 이온 주입 에너지가 20keV로 크고, FA 수행 시간이 40분^[5]과 60분^[6]으로 길어서 접합 깊이가 약 0.2μm 정도로 크게 나타났다. 따라서 본 논문에서는 0.1μm 이하의 박막 p^+-n 접합을 형성하기 위하여 BF_2 이온 주입 에너지를 9keV로 낮추어 접합 깊이를 감소시켰으며, 또한 선비정질화 방법을 이용하여 박막 접합을 형성하였다. 열처리 면에서는 FA를 850°C에서 10분간 수행하고, RTA를 1000°C에서 10초간 수행하였으며, 열처리 순서에 따른 박막 접합의 특성을 비교하여 최적의 박막 접합 형성 공정을 연구하였다. 이중 열처리 시 선행하는 열처리가 접합 특성에 미치는 영향을 분석하기 위하여 RTA 온도를 750°C로 낮추어서 이중 열처리를 수행하여 그 특성을 분석하였다. 보론의 분포는 SIMS(secondary ion mass spectroscopy)와 ASR(automatic spreading resistance)

| |
|---|
| Screen oxide 형성 건식산화, 900°C/10분, 70Å |
| 선비정질화 및 BF_2 이온주입 $Ge(30keV, 2 \times 10^{14} cm^{-2}) + BF_2(9keV, 2 \times 10^{15} cm^{-2})$ $BF_2(9keV, 2 \times 10^{15} cm^{-2})$ |
| 결정 재성장을 위한 저온 열처리 |
| LPCVD oxide 증착 : 7000Å, 7% P |
| 불순물 활성화를 위한 고온열처리 RTA(1000°C/10초) + FA(850°C/10분) FA(850°C/10분) + RTA(1000°C/10초) RTA(750°C/10초) + FA(850°C/10분) FA(850°C/10분) + RTA(750°C/10초) |
| 전극 형성을 위한 금속증착 및 식각 |

그림 1. 다이오드 제작을 위한 주요 공정 흐름도
Fig. 1. Primary process flow chart for the fabrication of diode.




그림 2. 급속 열처리 온도
Fig. 2. RTA temperature.

을 통하여 측정하였으며, 면저항 측정에는 4점 탐침기를 이용하였다.

II. 실험

접합 특성 분석을 위한 시편 제작의 주요 공정 흐름도를 그림 1에 나타내었다. P형 불순물 주입 이전에 Ge 이온을 30keV의 에너지와 $2 \times 10^{14} cm^{-2}$ 의 도즈(dose)로 주입하여 단결정 기판을 선비정질화하였다. P형 불순물의 주입을 위해서는 BF_2 이온을 9keV의 에너지와 $2 \times 10^{15} cm^{-2}$ 의 도즈로 선비정질화된 기판과 단결정 기판에 주입하였다. BF_2 이온을 주입하면 B과 F의 질량

비에 따라 실제 보론 주입 에너지는 전체 주입 에너지의 약 22%로 감소되며, 이 경우의 실제 보론 이온 주입 에너지는 약 2keV이다.

불순물 활성화를 위한 고온 RTA(1000°C) 공정 조건은 그림 2와 같다. 대기 온도(stand-by temperature)는 400°C , $400^{\circ}\text{C} \sim 800^{\circ}\text{C}$ 의 온도 상승 비율(ramp-up rate)은 $45^{\circ}\text{C}/\text{초}$, $800^{\circ}\text{C} \sim 1000^{\circ}\text{C}$ 의 온도 상승 비율은 $25^{\circ}\text{C}/\text{초}$, 1000°C 에서의 열처리 시간은 10초, 온도 하강 비율(ramp-down rate)은 $40^{\circ}\text{C}/\text{초}$ 이다. 노 열처리의 경우에는 대기 온도는 600°C , 온도 상승 비율은 $30^{\circ}\text{C}/\text{분}$, 850°C 에서의 열처리 시간은 10분, 온도 하강 비율은 $45^{\circ}\text{C}/\text{분}$ 이다.

III. 결과 및 분석

주입된 보론 이온의 화학적 분포는 Cameca IMS 3-f SIMS 장비를 이용하여 측정하였으며 측정 결과를 그림 3에 나타내었다. 전기적으로 활성화된 보론 분포는 SSM2000 ASR 장비를 이용하여 측정하였으며 그 결과를 그림 4에 나타내었다. 그림 3과 4를 보면 모든 공정 조건에서 접합 깊이가 $0.1\mu\text{m}$ 정도로 매우 작은 것을 확인할 수 있다. 또한 선비정질화를 통하여 접합 깊이를 줄일 수 있다는 사실을 확인할 수 있다. 열처리 순서에 따른 변화를 확인해 보면 FA+RTA(1000°C) 방법으로 열처리한 시편의 접합 깊이가 RTA(1000°C)+FA 방법으로 열처리한 시편의 경우보다 작다는 것을 알 수 있다.

열처리 방법에 따라 접합 깊이가 달라지는 원인은 점결함에 따른 확산 모델로 설명될 수 있다^[7]. Ge과 같이 질량이 큰 이온이 결정질 기판에 주입되면 주입된 이온과 결정 격자의 상호 작용으로 인하여 결정 결함이 발생하며, 결정 결함의 농도가 높아지면 기판에 비정질층이 생성된다. 보론의 확산은 보론의 농도 차이 뿐만 아니라, 이온 주입 시 발생된 점결함인 틈새(interstitial)와 결공(vacancy)에 의해서 영향을 받는다. 열처리가 진행되는 동안 틈새는 열처리 초기에 매우 빨리 확산하면서 결공과 재결합하며 이에 의해서 점결함의 농도가 감소하게 된다. 따라서 점결함에 의해서 발생하는 과도 증속 확산 현상은 열처리 온도와 매우 밀접한 관계가 있다^[8]. 높은 온도에서 과도 증속 확산이 발생하는 경우 그 시간은 짧으나 그 기간 동안 발생하는 확산이 매우 커서 낮은 온도에서 과도 증속 확산이 일어나는 경우보다 접합 깊이가 커지게 된다. 비교적 짧은 시간에 과도




그림 3. 열처리 방법에 따른 SIMS에 의한 보론 분포 (RTA 온도 1000°C)

Fig. 3. Boron SIMS profiles for various annealing conditions.(temperature of RTA : 1000°C)




그림 4. 열처리 방법에 따른 ASR에 의한 보론 분포 (RTA 온도 1000°C)

Fig. 4. Boron ASR profiles for various annealing conditions.(temperature of RTA : 1000°C)

증속 확산이 끝나게 되면 이후에는 일반적인 확산 메커니즘에 의하여 확산이 진행된다. 따라서 확산 후 접합 깊이는 과도 증속 확산이 발생하는 선행 열처리 온도에

표 1. 1000°C에서 RTA한 시편의 접합 깊이

Table 1. Junction depth of 1000°C RTA samples.

[단위 : μm]

| | 이온 주입 | FA+RTA | RTA+FA |
|--------------|----------------------------|--------|--------|
| 본 연구 | BF ₂ (9keV) | 0.082 | 0.092 |
| | Ge+BF ₂ (9keV) | 0.075 | 0.082 |
| 참고 문헌 [5] | BF ₂ (20keV) | 0.182 | 0.200 |
| | Ge+BF ₂ (20keV) | 0.196 | 0.205 |

표 2. 1000°C에서 RTA한 시편의 면저항

Table 2. Sheet resistance of 1000°C RTA samples.

[단위 : [Ω/□]]

| | 이온 주입 | FA+RTA | RTA+FA |
|--------------|----------------------------|--------|--------|
| 본 연구 | BF ₂ (9keV) | 208 | 256 |
| | Ge+BF ₂ (9keV) | 204 | 230 |
| 참고 문헌 [5] | BF ₂ (20keV) | 127 | 176 |
| | Ge+BF ₂ (20keV) | 122 | 158 |

표 3. 1000°C에서 RTA한 시편의 R_s · x_jTable 3. R_s · x_j of 1000°C RTA samples.

[단위 : Ω · μm/□]

| | 이온 주입 | FA+RTA | RTA+FA |
|--------------|----------------------------|--------|--------|
| 본 연구 | BF ₂ (9keV) | 17.1 | 23.8 |
| | Ge+BF ₂ (9keV) | 15.3 | 18.9 |
| 참고 문헌 [5] | BF ₂ (20keV) | 23.1 | 35.2 |
| | Ge+BF ₂ (20keV) | 23.9 | 32.4 |

영향을 크게 받게 된다. 결국 접합 깊이 면에서 효율적인 이중 열처리는 저온의 열처리 공정을 먼저 수행하는 것이다.

RTA의 온도 상승률과 온도 하강률은 FA에 비하여 상당히 크다. RTA와 FA의 온도가 같다면 과도 증속 확산 현상은 RTA의 높은 온도 상승률 때문에 RTA의 경우 FA에 비하여 더 높은 온도에서 발생한다. 더욱이 그림 3과 4의 실험 조건에서는 RTA 온도(1000°C)가 FA 온도(850°C)보다 더 높다. 선행 열처리로 RTA를 수행하면 FA를 먼저 수행하는 경우보다 더 높은 온도에서 과도 증속 확산 현상이 발생하게 되므로 접합 깊이가 깊어지게 된다. 이러한 원인으로 인하여 RTA(1000°C)+FA 시편의 접합 깊이가 FA+RTA(1000°C) 시편의 접합 깊이보다 더 크다.

표 1에 RTA 온도가 1000°C인 경우 BF₂(9keV)와 Ge+BF₂(9keV)로 이온 주입한 후 이중 열처리 방법으로

열처리된 시편의 접합 깊이(x_j)를 기존의 연구 결과^[5]와 비교하여 나타내었다. 본 연구의 접합 깊이는 10¹⁷ cm⁻³의 기판 농도를 기준으로 ASR을 이용하여 측정하였으며, 기존의 결과는 동일한 기판 농도를 기준으로 SIMS를 이용하여 측정된 결과이다. 참고 문헌^[5]의 실험 조건은 BF₂ 이온 주입 에너지가 20keV인 점과 FA 시간이 40분인 점을 제외하면 본 연구의 조건과 동일하다. Ge 선비정질화에 의하여 약 0.01μm 정도의 접합 깊이 감소 효과를 얻을 수 있었다. 열처리 순서 면에서는 FA를 먼저 수행하는 것이 유리함을 확인할 수 있었다. 기존의 연구 결과와 비교하여 보면 접합 깊이가 약 0.2μm에서 0.1μm 이하로 감소하므로 저에너지 이온 주입에 의한 접합 깊이 감소의 효과를 확실히 알 수 있다.

표 2에 표 1과 동일한 조건에서의 면저항(R_s)을 나타내었다. 박막 접합에서의 면저항은 주입된 불순물의 활성화 정도를 나타낸다. Ge 선비정질화에 의한 장점이 약간 나타났으며, 열처리 순서에 있어서는 FA를 먼저 수행하는 것이 활센 유리함을 확인할 수 있다. 기존의 연구 결과^[5]와 동일한 도즈로 이온 주입을 수행하였음에도 불구하고 이온 주입 에너지가 낮을 경우에는 면저항이 상당히 큼을 표에서 확인할 수 있다. 이러한 면저항의 저하 현상에 대한 원인은 두 가지이다. 첫째로 이온 주입 시 존재하는 차폐 절연층(screen oxide)에 의한 주입 이온의 손실이 에너지가 작을 경우에 더 크기 때문이다. 두 번째 원인은 고체내의 용해도 제한(solid solubility limit) 이상으로 불순물이 활성화될 수 없기 때문에 접합 깊이가 작은 경우에 고농도 도핑이 되면 보론 침전물이 발생하게 되며, 이러한 현상이 불순물의 활성화를 억제하기 때문이다.

열처리 시간이 길어지고 온도가 올라갈수록 불순물의 활성화가 증가하여 면저항이 작아지나 불순물 확산이 증가하여 접합 깊이는 커지게 된다. 반면에 열처리 시간이 짧고 온도가 낮으면 접합 깊이는 작아지나 면저항이 커지게 된다. 박막 접합의 조건으로 면저항이 작을수록 좋으며 또한 접합 깊이 역시 작을수록 좋다. 따라서 면저항과 접합 깊이의 곱(R_s · x_j)이 최소가 되는 조건이 최적의 접합 특성을 갖는 조건이라 할 수 있다. 표 3에 표 1과 동일한 조건에서의 R_s · x_j를 나타내었다. Ge 선비정질화에 의한 접합 특성의 향상과 FA를 먼저 수행하는 방법에 의한 접합 특성의 향상을 확인할 수 있었다. 또한 기존의 결과와 비교하여 보면 면저항 면에서는 성능이 저하되나 전체적으로 성능이 향상됨을 확인할 수 있었다.

표 4. 1000°C에서 RTA한 시편의 누설 전류
Table 4. Leakage current of 1000°C RTA samples.
[단위 : nA/cm²]

| | 이온 주입 | FA+RTA | RTA+FA |
|-------------------------|----------------------------|--------|--------|
| 본 연구 | BF ₂ (9keV) | 4.8 | 8.3 |
| | Ge+BF ₂ (9keV) | 6.2 | 11.7 |
| 참고 문헌 ^[5] | BF ₂ (20keV) | 2.8 | 4.9 |
| | Ge+BF ₂ (20keV) | 3.3 | 6.8 |

표 5. 750°C로 RTA한 시편의 접합 깊이, 면저항, R_s · x_j, 누설 전류
Table 5. Junction depth, sheet resistance, R_s · x_j, and leakage current of 750°C RTA samples.

| | BF ₂ | | Ge+BF ₂ | |
|---|-----------------|----------|--------------------|----------|
| | FA + RTA | RTA + FA | FA + RTA | RTA + FA |
| x _j (ASR) [μm] | 0.068 | 0.075 | 0.061 | 0.063 |
| R _s [Ω/□] | 487 | 448 | 399 | 380 |
| R _s · x _j [Ω · μm/□] | 33.1 | 33.6 | 24.8 | 23.9 |
| Leakage current [nA/cm ²] | 7.3 | 8.5 | 10.8 | 11.6 |

크기가 500μm×500μm인 다이오드를 제작하여 5V의 역방향 전압을 인가하여 측정된 누설 전류 값을 표 4에 나타내었다. 잔류 결정 결함이 존재하면 누설 전류가 커지는 특성이 있다. Ge 이온으로 선비정질화된 시편의 누설 전류가 크게 나타났는데, 이는 선비정질화에 의하여 초기의 결정 결함이 많기 때문이다. 열처리 방법에 있어서는 역시 FA를 먼저 수행하는 것이 누설 전류 면에서도 유리함을 확인할 수 있었다. 기존의 결과^[5]보다 전체적으로 누설 전류가 큰 이유는 FA 시간이 40분에서 10분으로 감소하여 잔류 결정 결함이 많이 남아있기 때문이다.

결론적으로 접합 깊이, 면저항, 누설 전류 등의 모든 접합 특성을 고려할 때 이온 주입 조건에서는 Ge 이온으로 선비정질화하는 것이 유리함을 확인하였고, 열처리 순서에 있어서는 FA를 RTA보다 먼저 수행하는 것에 유리하다는 사실을 확인할 수 있었다.

이중 열처리 시에 선행하는 열처리가 접합 특성에 미치는 영향을 분석하기 위하여 FA 온도(850°C)보다 낮은 온도인 750°C에서 10초간 RTA를 수행한 후 여러

가지 접합 특성을 측정하였다. 표 5에 ASR 접합 깊이, 면저항, R_s · x_j, 누설 전류를 나타내었다. 1000°C RTA의 경우와 마찬가지로 FA+RTA(750°C) 시편의 접합 깊이가 RTA(750°C)+FA 시편의 접합 깊이보다 작게 측정되었다. 이는 FA+RTA 조건에서 FA 공정의 긴 온도 상승 시간에 의하여 상대적으로 낮은 온도에서 과도 증속 확산이 발생하기 때문이다. 따라서 이중 열처리 공정을 이용할 때 RTA 온도와 무관하게 RTA 보다는 FA를 먼저 수행하는 것이 효율적이다. 750°C RTA의 경우 면저항은 1000°C RTA에 비하여 매우 큰 값을 나타내었으며, 열처리 순서에 의한 경향은 반대로 나타났다. 열처리 온도가 낮은 750°C의 RTA는 불순물 활성화에 거의 기여하지 못하므로 면저항에 미치는 영향이 매우 작으며, 보론의 주로 850°C의 FA에 의하여 활성화된다. 또한 표 5에 나타난 R_s · x_j 값이 열처리 순서에 상관없이 거의 동일하므로 750°C RTA의 경우에 보론 활성화는 열처리 순서에 상관없이 거의 동일하다고 볼 수 있다. 면저항은 접합 깊이에 반비례하므로 접합 깊이가 작은 FA+RTA(750°C) 시편의 면저항이 더 크게 측정되었다. 750°C RTA의 경우 낮은 열처리 온도에 의하여 이온 주입에 의해 발생된 결함이 충분히 제거되지 못한다. 이에 의한 잔류 결정 결함으로 인하여 누설 전류가 크게 측정되었으나, 소자 동작에 영향을 미칠 만큼 큰 값을 아니었다.

IV. 결 론

본 논문에서는 Ge 이온에 의한 선비정질화 방법과 저에너지 BF₂ 이온 주입 방법을 이용하여 p⁺-n 박막 접합을 형성하였다. 불순물 활성화와 결정 결함 제거 및 다른 열 공정을 모두 포함하기 위하여 RTA(1000°C /10초 또는 750°C/10초)와 FA(850°C/10분)를 병행하는 이중 열처리를 수행하고 접합의 특성을 분석하였다.

Ge 선비정질화 방법을 이용하면 잔류 결합의 농도가 높아서 누설 전류는 더 크지만 접합 깊이, 면저항, R_s · x_j 측면에서 우수한 특성을 나타내었다. 열처리 공정에서는 RTA보다 FA를 먼저 수행하는 것이 RTA 온도와 상관없이 접합 깊이가 작았는데 이는 과도 증속 확산이 발생하는 온도의 차이 때문이다. 면저항, R_s · x_j, 누설 전류 등의 다른 접합 특성에 있어서도 FA+RTA(1000°C) 방법이 우수한 접합 특성을 나타내었다. 저에너지 BF₂ 이온 주입을 이용하여 박막 접합을 형성할 경우 선비정질화를 이용하고 FA+RTA 방법으로 열처리를 수

행하는 것이 가장 우수한 접합 특성을 나타내었다. 따라서 본 연구 결과를 적용하여 현재 CMOS 공정에 적용 가능한 양질의 $0.1\mu m$ p^+-n 접합을 형성할 수 있다.

참 고 문 헌

- [1] W. Zagozdzon-Wosik, P. B. Grabiec and G. Lux, "Fabrication of submicron junctions-proximity rapid thermal diffusion of phosphorus, boron and arsenic," IEEE Trans. Electron Devices, Vol. 41, no. 12, pp. 2281-2290, Dec. 1994.
- [2] A. Tanaka, T. Yamaji, A. Uchiyama, T. Hayashi, T. Iwabuchi and S. Nishikawa, "Optimization of amorphous layer thickness and junction depth on the pre-amorphization method for forming shallow-junction in silicon," Electron Devices Meeting, 1989. Technical Digest., International, pp. 785-788, 1989.
- [3] A. A. Bayati et-al., "Junction profiles of sub keV ion implantation for deep sub-quarter micron devices," Ion Implantation Technology, 2000. Conference on, pp. 87-90, 2000.
- [4] J. W. Jung, Y. J. Lee, J. M. Hwang and K. H. Lee, "The effect of ILD material and BPSG densification anneal on the device characteristics," '99 ICVC6th International Conference VLSI and CAD, pp. 473-475, 1999.
- [5] 홍신남, 김재영, "이온주입 및 열처리 조건에 따른 박막접합의 특성 비교," 전자공학회논문지, 제35권 D편, 제7호, 94-101쪽, 1998년 7월
- [6] K. H. Lee, J. G. Oh, B. J. Cho and J. C. Kim, "Effect of additional low temperature RTA on ultra-shallow p^+-n junction formation," Ion Implantation Technology. Proceedings of the 11th International Conference, pp. 634 -637, 1997.
- [7] P. A. Stolk, H. J. Gossman, D. J. Eaglesham, D. C. Jacobson, C. S. Rafferty, G. H. Gilmer, M. Jaraiz, J. M. Poate, H. S. Lufman, and T. E. Haynes, "Physical mechanisms of transient enhanced dopant diffusion in ion-implanted silicon," J. Appl. Phys., Vol. 81, no. 9, pp. 6031-6050, May 1997.
- [8] B. Baccus, E. Vandebossche, and M. Lannoo, "Modeling high concentration boron diffusion under amorphization conditions," J. Appl. Phys., Vol. 77, no. 11, pp. 5630-5641, June 1995.

저 자 소 개



김 재 영(정회원)
 1996년 한국항공대학교 항공전자
 공학과 학사 졸업
 1998년 한국항공대학교 항공전자
 공학과 석사 졸업
 1998년~현재 한국항공대학교 항
 공전자공학과 박사과정

<주관심분야: 반도체 공정 시뮬레이션, 극초박막 접합, 금속 게이트>



이 충 근(정회원)
 1996년 한국항공대학교 항공전자
 공학과 학사 졸업
 1998년 한국항공대학교 항공전자
 공학과 석사 졸업
 1998년~현재 한국항공대학교 항
 공전자공학과 박사과정

<주관심분야: 금속 게이트, 고유전율 게이트 절연체, 극초박막 접합>



홍 신 남(정회원)
 1979년 한양대학교 전자공학과 학
 사 졸업
 1984년 North Carolina State
 University 전기 및 컴퓨
 터 공학과 석사 졸업
 1989년 North Carolina State
 University 전기 및 컴퓨터 공학과 박사 졸업
 1989년~현재 한국항공대학교 전자·정보통신·컴퓨
 터 공학부 교수
 <주관심분야: 반도체 소자 및 공정, 극초박막 접
 합, 금속 게이트, 고유전율 게이트 절연체>