The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Bit-Parallel Systolic Divider in Finite Field GF(2m)

유한 필드 GF(2m)상의 비트-패러럴 시스톨릭 나눗셈기

  • 김창훈 (대구대학교 대학원 컴퓨터정보공학과) ;
  • 김종진 (대구대학교 대학원 컴퓨터정보공학과) ;
  • 안병규 (대구대학교 대학원 컴퓨터정보공학과) ;
  • 홍춘표 (대구대학교 정보통신공학부)
  • Published : 2004.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a high-speed bit-parallel systolic divider for computing modular division A($\chi$)/B($\chi$) mod G($\chi$) in finite fields GF$(2^m)$. The presented divider is based on the binary GCD algorithm and verified through FPGA implementation. The proposed architecture produces division results at a rate of one every 1 clock cycles after an initial delay of 5m-2. Analysis shows that the proposed divider provides a significant reduction in both chip area and computational delay time compared to previously proposed systolic dividers with the same I/O format. In addition, since the proposed architecture does not restrict the choice of irreducible polynomials and has regularity and modularity, it provides a high flexibility and Scalability with respect to the field size m. Therefore, the proposed divider is well suited to VLSI implementation.

본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 나눗셈 A($\chi$)/B($\chi$) mod G($\chi$)을 수행하는 고속의 병렬 시스톨릭 나눗셈기를 제안한다. 제안된 나눗셈기는 이진 최대공약수(GCD) 알고리즘에 기반하며, FPGA 칩을 이용하여 구현 및 검증한다. 본 연구에서 제안된 나눗셈기는 연속적인 입력 데이터에 대해 초기 5m-2 클럭 사이클 지연후, 1 클럭 사이클 비율로 나눗셈 결과를 출력한다. 본 논문에서 제안된 나눗셈기를 기존의 병렬형 시스톨릭 나눗셈기들과 비교했을 때, 훨씬 적은 하드웨어의 사용으로 계산지연 시간을 상당히 감소 시켰다. 또한 제안된 나눗셈기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m에 대하여 높은 확장성 및 유연성을 제공한다. 따라서 제안된 구조는 VLSI 구현에 매우 적합하다.

Keywords

References

  1. R. E. Blahut, Theory and Practice of Error Control Codes, MA : Addison-Wesley, 1983
  2. I. F. Blake, G. Seroussi and N. P. Smart, Elliptic Curves in Cryptography, Cambridge University Press, 1999
  3. M. A. Hasan and V. K. Bhargava, 'Bit-Level Systolic Divider and Multiplier for Finite Fields GF($2^m$),' IEEE Trans. Computers, Vol.41, No.8, pp.972-980, Aug., 1992 https://doi.org/10.1109/12.156540
  4. S. -W. Wei, 'VLSI Architectures for Computing exponentiations, Multiplicative Inverses, and Divisions in GF($2^m),' IEEE Trans. Circuits Syst. II, Vol.44, No.10, pp.847-855, Oct., 1997 https://doi.org/10.1109/82.633444
  5. C.-L. Wang, 'New Systolic Arrays for C + $AB^2$, Inversion, and Division in GF($2^m),' IEEE Trans. Computers, Vol.49, No.10, pp.1120-1125, Oct., 2000 https://doi.org/10.1109/12.888047
  6. J.-H. Guo and C.-L. Wang, 'Systolic Array Implementation of Euclid's Algorithm for Inversion and Division in GF($2^m),' IEEE Trans. Computers., Vol.47, No.10, pp.1161-1167, Oct., 1998 https://doi.org/10.1109/12.729800
  7. C. H. Kim and C. P. Hong, 'High-speed division architecture for GF($2^m),' Electronics Letters, Vol.38, No.15, pp.835-836, July, 2002 https://doi.org/10.1049/el:20020550AdditionalInformation
  8. S. Y. Kung, VLSI Array Processors, Englewood Cliffs, NJ : Prentice Hall, Applications, pp.113-117, 1988