Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Design and Comparison of the Pipelined IFFT/FFT modules for IEEE 802.11a OFDM System

IEEE 802.11a OFDM System을 위한 파이프라인 구조 IFFT/FFT 모듈의 설계와 비교

  • 이창훈 (동아대학교 전자공학과) ;
  • 김주현 (동아대학교 전자공학과) ;
  • 강봉순 (동아대학교 전기전자컴퓨터공학부)
  • Published : 2004.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we design the IFFT/FFT (Inverse fast Fourier Transform/Fast Fourier Transform) modules for IEEE 802.11a-1999, which is a standard of the High-speed Wireless LAN using the OFDM (Orthogonal Frequency Division Multiplexing). The designed IFFT/FFT is the 64-point FFT to be compatible with IEEE 802.11a and the pipelined architecture which needs neither serial-to-parallel nor parallel-to-serial converter. We compare four types of IFFT/FFT modules for the hardware complexity and operation : R22SDF (Radix-2 Single-path Delay feedback), the R2SDF (Radix-2 Single-path Delay feedback), R2SDF (Radix-4 Single-path Delay Feedback), and R4SDC (Radix-4 Single-path Delay Commutator). In order to minimize the error, we design the IFFT/FFT module to operate with additional decimal parts after butterfly operation. In case of the R22SDF, the IFFT/FFT module has 44,747 gate counts excluding RAMs and the minimized error rate as compared with other types. And we know that the R22SDF has a small hardware structure as compared with other types.

본 논문에서는 고속 무선 LAN에서 사용하는 IEEE 802.11a OFDM(Orthogonal Frequency Division Multiplexing)에서 주요 구성인 IFFT/FFT(Inverse Fast Fourier Transform/Fast Fourier Transform)에 대한 설계에 대해 비교하였다. 설계된 IFFT/FFT는 무선 LAN의 표준에 맞게 64 point의 FFT로 연산을 수행하며, S/P(Serial-to-Parallel)이나 P/S(Parallel-to-Serial)변환기가 필요 없는 Pipelined FFT의 구조로 설계하였다. 그 중 Radix-2 알고리즘을 이용한 R22SDF(Radix-2 Single-path Delay Feedback) 방식, R2SDF(Radix-2 Single-path Delay Feedback) 방식과 Radix-4 알고리즘을 이용한 R4SDF(Radix-4 Single-path Delay Feedback) 방식, R4SDC(Radix-4 Single-path Delay Commutator) 방식을 사용하여 비교하였다. 하드웨어 구현 시 발생하는 오차를 줄이기 위해 Butterfly 연산 후 일부 소수점을 가지고 계산하는 구조로 설계하였다. R22SDF 방식을 이용할 경우 메모리를 제외한 전체 게이트 수가 44,747 개로 다른 구조에 비해 적은 하드웨어와 낮은 오차율을 가진다.

Keywords

References

  1. IEEE Std 802.11a, Part 11: Wireless LAN Medium Access Control (MAC) and PhySi-cal Layer (PHY) specification: High-speed Physical Layer in the 5Ghz Band, IEEE, Inc., 1999
  2. J. Oh and M. Lim, 'Implementation of FFT processor for IEEE 802.11a Wireless LAN', IDEC Conference 2000, pp. 131-133, June. 2000
  3. W. Li and L. Wanhammar, 'A Pipeline FFTProcessor,' SiPS, 1999
  4. W. Li, Y. Ma, and L. Wanhammar, 'Word Length Estimation for Memory Efficient Pipeline FFT/IFFT Processors,' ICSPAT, Nov. 1999
  5. L. Wanhammar, DSP Integrated Circuits, Academic Press, 1999
  6. A. V. Oppenheim and R. W. Schafer, Discrete-Time Signal Processing, Prentice-Hall, 1999
  7. 김재석, 조용수, 조중휘, 이동통신용 모뎀의 VHDL 설계, 대영사, 2001
  8. 이창훈, 곽성민, 강봉순, 'OFDM을 위한 파이프라인 구조인 R4SDC와 R22SDF IFFT/FFT 모듈의 설계 비교,' 대한전자공학회 한국통신학회 부산 경남지부 춘계 종합 학술논문발표논문집, pp. 63, 2003.6
  9. 변형수, 곽성민, 강봉순, 'OFDM에 적용 가능한 오차를 고려한 파이프라인 구조의 IFFT/FFT의 설계 비교,' 2002년도 하계종합학술발표회 논문초록집, 한국통신학회, pp. 516, 2002.7
  10. 변형수, 이봉근, 강봉순,'IEEE 802.11a-1999를 위한 IFFT/FFT 모듈의 최적화 설계,' 한국 신호처리 · 시스템 학회 추계 종합 학술논문집 2권 2호, pp. 549, 2001.11