Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

RZ/NRZ Mixture mode Data Transmission to reduce Signal Transition in the Asynchronous Circuits

비동기 회로의 신호천이 감소를 위한 RZ/NRZ 혼합 2선식 데이터 전송 방식

  • 이원철 (충북대학교 정보통신공학과 컴퓨터정보통신연구소) ;
  • 이제훈 (충북대학교 정보통신공학과 컴퓨터정보통신연구소) ;
  • 조경록 (충북대학교 정보통신공학과 컴퓨터정보통신연구소)
  • Published : 2004.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a RZ/HRZ mixture data transmission method for the asynchronous circuit design to reduce Power consumption. The dual-rail data with Rf decoding scheme is used to design asynchronous circuit, and it is easy to get a completion signal of the data validity from the native data as contrasted with sin91e-rail. However, the dual-rail scheme suffers from large chip area and increasing of Power consumption from all signals by the switching of the return-to-zero. We need to diminish number of circuit switching. The proposed RZ/HRZ data transmission reduces a switching activity to about 50% and it shows 23% lower power consumption than the conventional dual-rail coding with RZ's.

본 논문에서는 비동기식 회로 설계시 2선식(Dual-Rail) 코드를 사용할 때, 회로 구조에서 갖는 신호 천이를 줄여 소비전력을 감소시키는 RZ/NRZ 혼합 데이터 전송 방식을 제안한다. RZ 방식 2선식 코드는 비동기 회로 구현에 많이 사용되고 있으며, 고정 지연을 사용하는 단선구조와는 달리 데이터를 통하여 신호의 유효성을 판별할 수 있다 그러나, 단선 구조에 비해 많은 회로 면적과 모든 신호가 Return-to-Zero의 스위칭에 의해 전력 소비를 가져오므로, 신호 천이의 수를 감소시킬 필요가 있다. 본 논문에서는 RZ/NRZ 방식을 제안하여 스위칭을 약 50% 감소시키며 소비전력을 비교한 결과, 기존의 2선식에 비해 약 23% 정도 감소하는 결과를 얻었다.

Keywords

References

  1. S. Hauck, 'Asynchronous design methodologies: an overview,' Proc. the IEEE, vol. 83, no. 1, pp. 69 - 93, Jan. 1995 https://doi.org/10.1109/5.362752
  2. V. Akella, N. H. Vaidya, G. R. Redinbo, 'Limitations of VLSI implementations of delay-insensitive codes,' IEEE Proc.26th Int. Symp. on Fault-Tolerant Computing, pp. 208-217, Jun 1996 https://doi.org/10.1109/FTCS.1996.534608
  3. T. Verhoeff, 'Delay-insensitive code an overview,' Distributed Computing, vol. 3, pp. 1-8, 1988 https://doi.org/10.1007/BF01788562
  4. W. J. Bainbridge, and S. B. Furber, 'Delay insensitive system-on-chip interconnect using 1-of-4 data encoding' Async' 2001, pp. 118-126, April 2001 https://doi.org/10.1109/ASYNC.2001.914075
  5. D. W. Lloyd, and J. D. Garside, 'A practical comparison of asynchronous design styles', Async'2001, pp. 36-45, April 2001 https://doi.org/10.1109/ASYNC.2001.914067
  6. W.J. Bainbridge, et. al. 'Delay-Insensitive, Point-to-Point Interconnect using m-of-n Codes', ASYNC' 2003, Vancouver, Canada, pp. 132-140, May 2003 https://doi.org/10.1109/ASYNC.2003.1199173