정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

유한체 GF(2m)의 응용을 위한 새로운 나눗셈 회로

New Division Circuit for GF(2m) Applications

  • 김창훈 (대구대학교 컴퓨터공학과) ;
  • 이남곤 (대구대학교 정보통신공학과) ;
  • 권순학 (성균관대학교 수학과) ;
  • 홍춘표 (대구대학교 정보통신공학부)
  • 발행 : 2005.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 유한체 $GF(2^m)$의 응용을 위한 새로운 비트-시리얼 나눗셈 회로를 제안한다. 제안된 나눗셈 회로는 수정된 바이너리 최대 공약수 알고리즘에 기반하며, 2m-1 클락 사이클 비율로 나눗셈 결과를 출력한다. 본 연구에서 제안된 회로는 기존의 비트-시리얼 나눗셈 회로에 비해 속도에서 $43\%$, 칩 면적에서 $20\%$의 성능 개선을 보인다. 또한 제안된 회로는 기약다항식의 선택에 있어 어떠한 제약 조건도 두지 않을 뿐 아니라 매우 규칙적이고 모듈화 하기 쉽기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다. 따라서 본 논문에서 제안된 나눗셈 회로는 저면적을 요구하는 $GF(2^m)$의 응용에 매우 적합하다.

In this paper, we propose a new division circuit for $GF(2^m)$ applications. The proposed division circuit is based on a modified the binary GCD algorithm and produce division results at a rate of one per 2m-1 clock cycles. Analysis shows that the proposed circuit gives $47\%$ and $20\%$ improvements in terms of speed and hardware respectively. In addition, since the proposed circuit does not restrict the choice of irreducible polynomials and has regularity and modularity, it provides a high flexibility and scalability with respect to the field size m. Thus, the proposed divider. is well suited to low-area $GF(2^m)$ applications.

키워드

참고문헌

  1. J.R. Goodman, Energy Scalable Reconfigurable Cryptographic Hardware for Portable Applications, PhD thesis, MIT, 2000
  2. IEEE P1363, Standard Specifications for Publickey Cryptography, 2000
  3. I. F. Blake, G. Seroussi, and N. P. Smart, Elliptic Curves in Cryptography, Cambridge University Press, 1999
  4. C.-L. Wang and J-L. Lin, 'A Systolic Architecture for Computing Inverses and Divisions in Finite Fields $GF(2^m)$,' IEEE Trans. Computers., Vol.42, No.9, pp.1141-1146, Sep., 1993. https://doi.org/10.1109/12.241603
  5. M.A. Hasan and V.K. Bhargava, 'Bit-Level Systolic Divider and Multiplier for Finite Fields GF($2^m$),' IEEE Trans. Computers, Vol.41, No.8, pp.972-980, Aug., 1992 https://doi.org/10.1109/12.156540
  6. S.-W. Wei, 'VLSI Architectures for Computing exponentiations, Multiplicative Inverses, and Divisions in GF($2^m$),' IEEE Trans. Circuits Syst. II, Vol.44, No.10, pp.847-855, Oct., 1997 https://doi.org/10.1109/82.633444
  7. A.V. Dinh, R.J. Bolton, and R. Mason, 'A Low Latency Architecture for Computing Multiplicative Inverses and Divisions in GF($2^m$),' IEEE Trans. Circuits Syst. II, Vol. 48, No.8, pp.789-793, Aug., 2001 https://doi.org/10.1109/82.959871
  8. H. Brunner, A. Curiger and M. Hofstetter, 'On Computing Multiplicative Inverses in GF($2^m$),' IEEE Trans. Computers., Vol.42, No.8, pp.1010-10l5, Aug., 1993 https://doi.org/10.1109/12.238496
  9. J.H. Guo and C.L. Wang, 'Bit-serial Systolic Array Implementation of Euclid's Algorithm for Inversion and Division in GF($2^m$),' Proc. 1997 Int. Symp. VLSI Tech, Systems and Applications, pp.113-117, 1997
  10. D.E. Knuth, The art of computer programming: Seminumerical algorithms, 3rd ed. Reading, MA: Addison-Wesley, 1998
  11. E. Bach and J. Shallit, Algorithmic Number Theory Volume I: Efficient Algorithms, MlT Press, 1996
  12. N. Weste and K. Eshraghian, Principles of CMOS VLSI Design: A System Perspective, 2nd ed. Reading, MA: Addison-Wesley, 1993

피인용 문헌

  1. Design of FPGA Hardware Accelerator for Information Security System vol.18, pp.2, 2013, https://doi.org/10.9723/jksiis.2013.18.2.001