동기 시스템에서의 Clock Monitoring Logic 제안

A Clock Monitoring Logic Suggestion at the Synchronous System

  • 윤주영 (서울통신기술(주), 통신시스템연구소)
  • 발행 : 2005.06.01

초록

동기방식 System에서는 모든 하위 Block에서 동일한 시간정보를 유지하는 것이 중요하다. 대부분의 기능들이 기준 Clock에 동기된 시간정보를 가지고 구현되므로 시간정보가 틀려지면 System에 치명적인 영향이 미치게 된다. 그러므로, 중요 Block에서는 이러한 시간정보/clock Signal의 정상 수신여부를 점검하는 부분이 꼭 필요하다. 본 논문에서는 Clock Signal을 점검하는 방법을 살펴보면서 발생할 수 있는 문제점에 대해 논하고 대안을 제시하고자 한다.

It is important that we maintain the synchronous time-information with each other in the synchronous system. The most functions in the synchronous system need the time-information. n we have the wrong time-information, the system would operate incorrectly. So, we need to check if the time-information is correct or not in the important block of the synchronous system. In this paper, we will discuss how to check the clock signal and find some problem of it. Then, we will suggest the alternative plan.

키워드

참고문헌

  1. HP59551 and HP58503A GPS Receivers Operating and Programing Guide <1998>,
  2. MAX7000A Programmable Logic Device Data Sheet ,
  3. CDMA2000 BSS CECA EPLD 설명서