정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

고성능 AIPS 내의 연산증폭기에 대하여 부저항소자를 사용한 이득개선방법

A Gain Enhancing Scheme for Op-Amp in High Performance AIPS Using Negative Resistance Element

  • 발행 : 2005.12.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

고성능 VLSI 아날로그 정보처리시스템(AIPS)에서 고 이득 Op-Amp는 기본적 정보처리소자이다. 증폭기는 시스템 내 피드백루프에 사용시 안정도와 정확도를 얻기 위하여 고 이득이 요구된다. 1단의 증폭으로 이득이 충분하지 않을 경우 이득 부스팅 또는 추가적인 이득단이 필요하다. 본 논문에서 부 저항소자를 사용할 경우 이득이 개선되며 1단으로 고 이득을 손쉽게 얻을 수 있음을 보였다. 기존의 방법에 비교하여 본 연구에 제안된 방법은 전 출력 스윙, 적은 회로면적과 전력소비, 그리고 여러 구조의 증폭기에 적용가능 하다는 잇점을 지니고 있다. 부 저항소자는 Op-Amp에 사용될 경우 (+)와 (-) 차동출력 사이에 설치되어 증폭기 출력저항을 상쇄한다. 부 저항소자를 교차 연결된 CMOS 인버터의 형태로 구현할 경우 간단한 구조로서 40 dB 보다 더 큰 이득개선을 손쉽게 얻을 수 있음을 HSPICE 시뮬레이션을 통하여 확인하였다.

In the high performance Analog Information Processing Systems(AIPS), gain boosting or additional gain stage is required when the gain is not sufficient with one stage amplification. This work shows that high gain is neatly obtained by enhancing the gain using the negative resistance element. Compared to the conventional techniques, the proposed scheme enjoys full output swing, small circuit area and power consumption, and the applications to various configurations of amplifiers. The negative resistance element is placed between the differential output nodes when used in the Op-Amp. The HSPICE simulation indicates that enhancement of more than 40 dB is readily obtained in this simple configuration when the negative resistance element is implemented in the form of cross-coupled CMOS inverters.

키워드

참고문헌

  1. R.J.Baker et al, 'CMOS Circuit Design, Layout, and Simulation,' IEEE Press, 1998
  2. B.Razavi, 'Design of Analog CMOS Integrated Circuits,' McGraw-Hill, 2000
  3. F.Gerfers, C.Hack, and Y.Manoli, 'A 1.2 V rail-to-rail low power opamp with replica amplifier gain enhancement,' ISCAS 2002, IEEE International Symp., Vol.2, pp.420-423, 2002
  4. A.Nagari and G.Nicollini, 'A 3 V 10MHz Pseudo-Differential SC Bandpass Filter Using Gain Eanhancement Replica Amplifier,' IEEE JSSC Vol.33, No.4, pp.626-630, 1998
  5. P.Yu and H.S.Lee, 'A High Swing 2-V CMOS Operational Amplifier with Replica-Amp Gain Enhancement,' IEEE JSSC Vol.28, No.12, pp.1265-1272, 1993 https://doi.org/10.1109/4.261993
  6. M.Amourah and R.Geiger, 'All digital transistor high gain operational amplifie using positive feedback technique,' Proc. ISCAS 2002, pp.701-704, 2002 https://doi.org/10.1109/ISCAS.2002.1009937
  7. M.Amourah et al, 'Gain and bandwidth boosting techniques for high speed operational amplifiers', ISCAS 2001, IEEE International Symp., pp.232-235, 2001 https://doi.org/10.1109/ISCAS.2001.921833
  8. M.Shoji, 'CMOS Digital Circuit Technology,' Prentice-Hall 1988
  9. M. Tiebout, 'Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS,' IEEE JSSC Vol.36, No.7, pp.1018-1024, 2001 https://doi.org/10.1109/4.933456
  10. S. Rabii and B.Wooley, 'A 1.8-V Digital-Audio Sigma-Delta Modulator in 0.8-um CMOS,' IEEE JSSC, Vol.32, No.6, pp.783-796, 1997