

# Ku-Band용 위상 고정 고조파 발진기 설계

## Design of Ku-Band Phase Locked Harmonic Oscillator

이 건 준 · 김 영 식

Kun-Joon Lee · Young-Sik Kim

### 요 약

본 논문에서는 아날로그 위상 고정 루프(PLL: Phase Locked Loop)를 이용한 무선 LAN(Wireless Local Area Network)용 위상 고정 고조파 발진기(PLHO: Phase Locked Harmonic Oscillator)를 설계 및 제작하였다. 이 고조파 발진기는 Ring 공진기, 주파수 동조를 위한 바랙터 다이오드 그리고 위상 고정 루프 회로로 구성된다. 발진기의 8.5 GHz의 기본 주파수는 위상 고정 루프를 위한 귀환 신호로 이용되고 17.0 GHz의 2차 고조파는 출력으로 이용되므로 위상 고정 시스템에서 위상 비교를 위한 주파수 분배기를 한 단계 줄일 수 있다. 위상 비교기로는 샘플링 위상 검출기(SPD: Sampling Phase Detector)를 사용하여 위상 고정 루프 회로를 간단히 하였다. 위상 고정 고조파 발진기의 발진 출력은 17.0 GHz에서 2.17 dBm, 기본 주파수와 3차 고조파 억압 특성은 각각 -31.5 dBc, -29.0 dBc이다. 위상잡음은 각각 -87.6 dBc/Hz at 1 kHz와 -95.4 dBc/Hz at 10 kHz이다.

### Abstract

In this paper, the phase locked harmonic oscillator(PLHO) using the analog PLL(Phase Locked Loop) is designed and implemented for a wireless LAN system. The harmonic oscillator is consisted of a ring resonator, a varactor diode and a PLL circuit. Because the fundamental frequency of 8.5 GHz is used as the feedback signal for the PLL and the 2nd harmonic of 17.0 GHz is used as the output, a analog frequency divider for the phase comparison in the PLL system can be omitted. For the simple PLL circuit, the SPD(Sampling Phase Detector) as a phase comparator is used. The output power of the phase locked harmonic oscillator is 2.23 dBm at 17 GHz. The fundamental and 3rd harmonic suppressions are -31.5 dBc and -29.0 dBc, respectively. The measured phase noise characteristics are -87.6 dBc/Hz and -95.4 dBc/Hz at the offset frequency of 1 kHz and 10 kHz from the carrier, respectively.

Key words : Harmonic Oscillator, VCO, PLL, Ring Resonator

### I. 서 론

이동 통신이나 무선 LAN(Local Area Network)과 같은 무선 통신 시스템들이 다양해지면서 그 응용 주파수 대역이 마이크로파 대역(Microwave band)이나 밀리미터파 대역(Millimetre-wave)까지 확대되고 있다. 이러한 무선 통신 시스템을 위해서는 주파수 신호원의 확보가 필수적이다. 고주파수의 신호원을 얻는 방법으로는 저주파수의 발진기를 설계하고 주

파수 다체배기(Multiplier)를 이용하는 것이다. 이것은 가장 보편화되고 일반적인 방법이지만 다체배기의 사용에 따라 전체 회로의 크기가 커질 뿐만 아니라 아날로그 다체배기 설계 자체의 어려움이 있다. 또 다른 방법으로 MMIC(Monolithic Microwave Integrated Circuit)와 같은 직접화 기술을 이용하여 고주파수의 신호원을 얻는 방법이 있다. 그러나 이것 역시 공정이 어렵고 비용이 많이 드는 단점이 있다. 이러한 관점에서 고조파 발진기는 고주파수의 신호원

고려대학교 전파공학과(Department of Radio Sciences and Engineering, Korea University)

· 논문 번호 : 20040923-125

· 수정완료일자 : 2004년 12월 8일

을 얻는데 있어 매우 유용하다. 발진기의 출력으로 기본 주파수가 아닌 고조파를 이용함으로써 하나의 발진기 회로로써 주파수 다체배기를 사용한 것과 같은 효과를 얻을 수 있다. 또한, 저주파수의 발진기로 고주파수의 신호원을 얻을 수 있으므로 주파수에 대한 반도체 물성의 한계를 쉽게 극복할 수 있다<sup>[1]</sup>.

고주파수 신호원이 통신 시스템에서 국부 신호로 사용될 때, 이 국부 발진기(LO: Local Oscillator)의 주파수 안정도와 위상잡음 특성은 전체 시스템의 데이터 오율 특성에 큰 영향을 미치므로 국부 발진기의 발진 주파수를 안정화시키는 것은 매우 중요하다. 신호원의 발진 주파수가 높아질수록 그것의 중요성은 더욱 강조된다. 이러한 발진 주파수의 안정화 기법으로 위상 고정 루프 방법은 레이더, 원격 제어, 계측 분야 등 모든 분야에서 응용되고 있다. 이것은 마이크로 주파수에서 전압제어 발진기를 설계하고 위상 검출기를 이용하여 VHF 대역의 고안정 발진기(TCXO: Temperature Compensated Crystal Oscillator)의 기준 신호(Reference signal)와 위상을 서로 비교하여 안정된 기준 신호에 발진 주파수의 위상을 고정시키는 방법이다<sup>[2],[3]</sup>.

본 논문에서는 Harmonic balance 기법을 이용하여 위상 고정 고조파 발진기를 설계 및 제작하였다. 전압 제어 발진기(VCO: Voltage Controlled Oscillator)의 공진기로는 소형화할 수 있는 평면 타입의 마이크로 스트립 Ring 공진기를 택하였고 바랙터 다이오드를 첨가하여 발진기의 공진 주파수를 동조할 수 있도록 하였다. 위상 비교를 위한 발진기 귀환 신호(Feedback signal)로는 고조파 발진기의 기본 주파수가 이용하였고 출력은 고조파 발진기의 2차 고조파를 이용함으로써 기준 주파수와 위상을 비교하기 위한 아날로그 주파수 분주기의 사용을 한 단계 줄였다<sup>[4]</sup>. 귀환 신호로서 사용되는 기본 주파수는 방향성 결합기로 추출된다. 또한, 발진기의 출력 부분에서 귀환 신호를 얻는 기존의 방법과 달리 FET의 게이트와 공진기 사이에서 방향성 결합기를 위치하여 얻음으로써 출력 부분에서 기본 주파수를 억압하기 위한 정합 회로의 영향을 최소화하였다. 위상 비교기로는 샘플링 위상 검출기를 사용함으로써 위상 고정 회로를 간단하게 구현하였다<sup>[5],[6]</sup>.

## II. 위상 고정 루프

위상 고정 루프는 전압 제어 발진기의 고주파 신호를 귀환시켜 기준 주파수와 비교함으로써 위상을 동기시키는 전자식 귀환 루프 시스템이다. 본 논문에서 위상 고정 발진기 회로는 기준 발진기(Reference oscillator), 샘플링 위상 검출기, 루프 필터(Loop filter) 그리고 전압 제어 발진기로 구성된다. 그림 1은 위상 고정 발진기 시스템의 구성도를 나타내고 있다. 고조파 발진기의 위상 고정을 위한 귀환신호는 고조파 발진기의 8.5 GHz의 기본 주파수이고, 17.0 GHz의 2차 고조파는 출력으로 이용할 수 있도록 되어 있다. 100 MHz 수정 발진기(Crystal oscillator)의 출력을 기준 주파수로 이용하였고 루프 필터는 연산 증폭기를 이용한 2차 능동 RC 필터로 설계하였다. 샘플링 위상 검출기로는 위상 고정 발진기에서 주파수 분주기나 주파수 체배기 없이 고조파적으로 귀환 주파수와 기준 주파수의 위상을 비교하게 된다.

그림 2에서는 위상 비교기로 사용된 샘플링 위상 검출기와 주변 회로를 나타내고 있다. 샘플링 위상 검출기 내부의 SRD(Step Recovery Diode)는 기준 주파수 입력에 대해 임펄스 전류를 발생시키고 이 전류는 기준 주파수와 고조파적으로 연관된 주파수의 합성을 이루어 전압 제어 발진기의 귀환 신호와 위상을 비교된다. 기준 주파수와 발진기의 위상이 고조파적으로 정확히 일치하면 일정한 DC 전류를, 일치하지 않으면 각 주기마다 두 주파수의 차에 해당하는 중간 주파수(IF: Intermediate Frequency) 신호를 발생시킨다. 위상 비교기로서 설계에 이용된 샘플링 위상 검출기로는 SPD3465-012이며 위상 비교를 위해 기준 신호의 입력은 +17 dBm 이상, 고주파 귀환




그림 1. 위상 고정 발진기의 구성도  
Fig. 1. Block diagram of phase locked oscillator.




그림 2. 샘플링 위상 검출기 회로  
Fig. 2. Sampling phase detector circuit.

신호 입력은  $-3 \sim +13$  dBm이 필요하다.

### III. 전압 제어 고조파 발진기 설계

설계된 고조파 발진기는 직렬 귀환형이며 이 발진기는 잠재적으로 불안한 FET(Field Effect Transistor)의 입력단에 공진기를 위치시킨 것으로 공진 주파수에서 마이크로스트립 전송 선로와 Ring 공진기는 강하게 자기 결합(Magnetic coupling)되고, 이때의 전력이 FET 측으로 반사되어 FET는 불안정해지고 발진을 하게 된다<sup>[7]</sup>. 이러한 경우, 공진기와 마이크로스트립 전송 선로의 결합도와 공진기의 반사 특성 그리고 공진기의 Q-factor는 발진기 출력과 위상잡음에 직접적인 영향을 미치게 된다. 그러므로 발진기의 위상잡음과 출력을 정확히 예측하기 위해서는 정확한 비선형 모델이 필요하다.

위상 고정 발진기를 설계하기 위해서는 우선 발진기의 공진기를 설계해야 한다. 또한 위상 고정 루프와 같은 전자적 시스템을 이용하기 위해서는 공진기의 전자적인 주파수 동조가 필요하다. 이를 위하여 공진기에 바랙터 다이오드를 추가하여 구현하였다<sup>[8]</sup>.


그림 3은 주파수 동조를 위해 설계된 Ring 공진기의 구조와 등가회로를 나타내고 있다. Ring 공진기에서 바랙터 다이오드를 바라본 임피던스는

$$\sqrt{Z_{in}(1/j\omega C_v)} = Z_o \quad (1)$$


이라 놓으면  $Z_{in} = j\omega N_o^2 C_v$

$$L_t = Z_o^2 C_v \text{로 치환하면}$$

$$Z_{ab} = (j\omega L_t / N_1^2) \quad (2)$$



(a) 링 공진기 구조  
(a) Ring resonator



(b) 등가회로  
(b) Equivalent circuit

그림 3. Ring 공진기 주파수 동조 모델  
Fig. 3. Frequency tuning model of ring resonator.

$N_1$ 은 이상적인 변압기의 권선비이고, 다시  $L_t' = L_t / N_1^2$ 로 치환하면 총 인덕턴스는

$$L_{et} = L_e // L_t' = L_e L_t' / (L_e + L_t') \quad (3)$$

이다. 따라서 Ring 공진기의 동조된 주파수는

$$\omega_o' = \frac{1}{\sqrt{L_{et} C_e}} \approx \omega_o \left( 1 + \frac{N_1^2 L_e}{2Z_o^2 C_e} \right) \quad (4)$$

이다. 한편, 바랙터의 커패시턴스는

$$C_v = \frac{C_{j0}}{(1 + V_r/V_j)^M} \quad (5)$$

여기서  $V_j$  : junction potential

$C_{j0}$  : zero-bias junction capacitance

$M$  : grading coefficient

$M=1$ 인 경우라면

$$\omega_o' = \omega_o \left[ 1 + \frac{N_1^2 L_e}{2Z_o^2 C_{j0}} (1 + V_r/V_j) \right] \quad (6)$$

이고,  $\Delta\omega = \omega_o' - \omega_o$ 이므로

$$\frac{\Delta\omega}{\omega_0} \cong \frac{N_1^2 L_e}{2Z_0^2 C_v} \quad (7)$$

로 표현된다. 식 (5)에서 동조 전압(역전압)이 커지면 바랙터 다이오드의 커패시턴스가 감소하게 되므로 동조 주파수는 증가하게 된다. 설계된 위상 고정을 위한 공진기의 동조 방식은 발진 주파수가 낮으면 높은 동조 전압이 발생하고 발진 주파수가 높으면 낮은 동조 전압이 발생하는 포지티브형이다. 즉, 샘플링 위상 검출기에서 고조파 발진기의 위상과 기준 주파수의 위상을 서로 비교하여 고조파 발진기의 주파수 위상이 기준 발진기의 주파수 위상보다 느리면 양의 동조 전압을 발생시키고, 기준 발진기의 위상보다 빠른 경우는 음의 동조 전압을 발생시켜 공진기의 주파수를 제어하게 된다.

Ring 공진기를 이용한 전압 제어 발진기의 설계에 있어서는 Ring 공진기와 FET 사이의 마이크로스트립 전송 선로의 길이를 조절하여 Ring 공진기에서 최대의 출력 반사 계수를 갖도록 하였다. Ring 공진기와 자기 결합을 하는 마이크로스트립 전송 선로의 끝단은 기생 발진을 억제하기 위해 특성 임피던스로 종단하였고 개방 스테브를 FET의 소스 단에 연결하여 능동소자의 안정화 조건을 만족하고 충분한 부성저항을 얻을 수 있도록 하였다. 그림 4는 직렬 귀환형 발진기에서의 Ring 공진기와 FET 사이의 정귀환 루프이득을 시뮬레이션 하여 설계된 고조파 발진기의 스펙트럼을 나타내고 있다. 초기 발진이 시작된 이후 드레인 단에 정합 회로를 추가하여 기본 주파수는 억압되고 2차 고조파에서 최대 출력을 갖도록 하였다. 위상 고정 루프를 이용한 시스템에서는 기준 주파수와 위상을 비교하기 위해서 발진기의 고주파 귀환 신호가 필요하며 발진기의 출력 신호의 일부를 사용하는 것이 기본적인 방법이다. 귀환 신호는 기준 주파수와 동일한 주파수에서 비교하기 위해 주파수를 낮추게 된다. 이런 경우 아날로그 주파수 분배기가 필요하고 위상 비교기에서 동작이 가능하도록 귀환 신호를 충분히 증폭해 주어야 한다. 고조파 발진기를 이용한다면 주파수 분주기의 사용을 한 단계 줄일 수 있도록 기본 주파수를 귀환 신호로 이용할 수 있다. 이 방법은 기본 주파수가 출력 단에서 억압되기 이전에 방향성 결합기나 다이플렉서(Di-




그림 4. 고조파 발진기의 출력 스펙트럼  
Fig. 4. Simulated spectrum of harmonic oscillator.

plexer)를 드레인 단에 삽입하여 얻는 것이다. 그러나 이 경우는 결합기와 다이플렉서 회로가 기본 주파수 신호와 고조파 신호에 직접적으로 관계되므로 발진 조건과 출력 신호에 영향을 미치게 된다. 또한, 전체 회로의 길이가 대략 기본 주파수의  $\lambda/4$  만큼 커지게 된다. 따라서 본 논문에서는 이러한 문제를 해결하기 위해 방향성 결합기를 능동 소자와 Ring 공진기 사이에 위치하여 기본 주파수의 귀환 신호를 얻도록 하였다. 이곳의 신호는 드레인 단처럼 2차 고조파를 위한 정합 회로가 들어있지 않기 때문에 능동 소자의 DC 바이어스 조건에 따른 발진 주파수 성분만이 존재한다. 따라서 기본 주파수의 충분한 전력을 귀환 신호로 쉽게 얻을 수 있다. 방향성 결합기를 통한 귀환 신호는 간단한 정합 회로를 첨가하여




그림 5. 출력 신호와 귀환 신호의 전압 파형  
Fig. 5. Simulated voltage waveform of output and feedback signal.

불필요한 고조파 성분들을 모두 제거하였다. 그림 5는 고조파 발진기의 출력과 방향성 결합기를 통해서 귀환되는 신호의 전압 파형을 시뮬레이션 한 결과를 보이고 있다.

#### IV. 제작 및 실험 결과

전압 제어 고조파 발진기는 유전율 2.5이고 두께가 0.635 mm인 Taconic 기판에 Agilent사의 시뮬레이션 tool인 ADS를 이용하여 설계하였으며 능동소자로는 GaAs MESFET인 ATF-26884 소자를 이용하였다. 고조파 발진기는 발진과 함께 고조파의 성장이 필요하므로 바이어스는 MESFET의 비선형성이 잘 나타나도록  $V_{ds}=5$  V,  $I_{ds}=20$  mA로 설정하였다. 샘플링 위상 검출기 회로와 루프 필터 그리고 주변 회로는 Teflon 기판에 제작하였다. 그림 6은 측정된 고조파 발진기의 전체 출력 파형을 나타내고 있다. 기본 주파수와 3차 고조파 억압 특성은 각각 -31.5 dBc와 -29.0 dBc이다. 그림 7은 바랙터 다이오드의 전압 제어에 따른 발진기의 주파수 동조 스펙트럼을 보이고 있다. 바랙터 다이오드는 커패시턴스가 커서 동조 대역폭이 넓고 Q가 높은 Hyperabrupt 타입인 MA46H503을 이용하였다. 동조 전압으로는 0~15 V까지 가변이 가능하나 전압에 따른 주파수 동조의 선형성을 고려하여 바랙터 다이오드 전압을 2~12 V까지 가변하면서 주파수와 출력의 변화를 측정하였다. 발진기의 출력 전력 변동은  $\pm 1.3$  dB이고 동조 대역폭은 148.7 MHz이다. 측정된 결과를 바탕으로 바랙터 다이오드의 동조 전압에 따른 발진 주파수의




그림 6. 전압 제어 고조파 발진기의 전체 스펙트럼  
Fig. 6. Power spectrum of harmonic VCO.




그림 7. 전압 제어 고조파 발진기의 동조 스펙트럼  
Fig. 7. Tuned spectrum of harmonic VCO.




그림 8. 전압 제어 고조파 발진기의 동조 주파수와 출력 비교  
Fig. 8. Comparison of tuned frequency and output power of harmonic VCO.

변화와 출력의 변화폭을 그림 8에서 시뮬레이션 결과와 비교하였다. 측정된 동조 주파수는 동조 전압에 대하여 선형적으로 증가하고 있음을 알 수 있다. 시뮬레이션한 것보다 동조 전압에 대한 주파수 증가율이 약간 낮게 측정되었으며 주파수 동조 대역폭 역시 좁게 나타내었다. 바랙터 다이오드의 동조 전압은 7 V에서 중심 주파수를 갖도록 설계하였으나 6.2 V에서 중심 주파수 8.5 GHz를 나타내었으며 발진기의 출력 전력은 시뮬레이션한 것보다 동조 대역 내에서 0.5~2 dB 낮게 측정되었다. 이와 같은 오차는 주파수 동조를 위한 바랙터 다이오드의 정확한 등가 모델과 제작상의 오차를 줄임으로써 극복할 수 있으리라 여겨진다. 그림 9는 위상 고정을 위한 귀환 신호의 전력량을 측정된 것이다. Ring 공진기와




그림 9. 위상 고정을 위한 귀환신호  
Fig. 9. Feedback signal for PLL.

능동 소자 사이의 주파수 성분은 드레인 단과 달리 기본 주파수가 억압되지 않기 때문에 충분한 크기의 귀환 신호를 안정되게 얻을 수 있음을 알 수 있다. 15 dB 결합기를 통하여 얻어진 귀환 신호의 크기는 -2.17 dBm이다. 이것은 별도의 구동 증폭기 없이도




그림 10. 위상 고정된 고조파 발진기의 출력 스펙트럼  
Fig. 10. Output spectrum of PLHO.




그림 11. 위상 고정 고조파 발진기의 위상 잡음  
Fig. 11. Phase noise characteristic of PLHO.




그림 12. 전압 제어 고조파 발진기의 실물 사진  
Fig. 12. Photograph of voltage controlled harmonic oscillator.

표 1. 위상 고정 고조파 발진기의 전기적 특성  
Table 1. Electrical characteristics of PLHO.

Parameter	Value
Output frequency	17.0 GHz
Output power	2.17 dBm
Feedback frequency	8.5 GHz
Feedback power	-2.17 dBm
Phase noise @100 Hz	-65.69 dBc/Hz
@1 kHz	-87.57 dBc/Hz
@10 kHz	-95.35 dBc/Hz
Harmonic suppression @fo	31.50 dBc
@3fo	28.95 dBc

샘플링 위상 검출기를 동작시킬 수 있는 충분한 전력이다. 8.5 GHz 귀환 신호는 기준 주파수 100 MHz의 85번째 고조파와 샘플링 위상 검출기에 의해 위상이 비교된다. 그림 10과 11은 위상이 고정된 2차 고조파 출력과 위상 잡음을 나타내고 있다. 위상이 고정된 2차 고조파 출력은 2.17 dBm이다. 위상 잡음은 중심 주파수로부터 1 kHz와 10 kHz 떨어진 곳에서 각각 -87.6 dBc/Hz와 -95.4 dBc/Hz를 나타내었다. 그림 12에서는 설계 및 제작된 전압 제어 고조파 발진기의 실물 사진은 보이고 있으며 표 1에서 전기적인 특성을 정리하였다.

## V. 결 론

본 논문에서는 위상 고정 루프를 이용한 고조파 발진기를 설계 및 제작하였다. 2차 고조파를 출력으


로 사용하고 기본 주파수를 위상 고정을 위한 귀환 신호로 사용하여 위상고정 루프를 위한 아날로그 분주기의 사용을 한 단계 줄일 수 있는 효과를 얻었으며 샘플링 위상 검출기를 이용하여 위상 고정 회로를 간단하게 구성하였다. 또한, 위상 고정 루프 회로에서 귀환 신호를 공진기와 능동소자 사이에서 얻음으로써 충분한 크기의 안정된 귀환 신호를 얻을 수 있을 뿐만 아니라 귀환 신호를 얻기 위한 방향성 결합기가 여유 공간에 배치되므로 결과적으로 전체 회로의 크기를 줄이는 효과를 얻었다. 이와 같은 고안정 발진기는 무선 LAN이나 LMDS(Local Multipoint Distribution Service)용 시스템의 국부 발진기로 응용할 수 있을 것이다.

참 고 문 헌

[1] R. Tupynamba, E. Campago, and F. S. Corraera, "A HEMT harmonic oscillator stabilized by an X-band dielectric resonator", *IEEE MIT-S Dig.*, pp. 277-280, 1991.  
 [2] J. Perez, P. Dorta, and F. Sierra, "A comparison of the performance of three different phase locked oscillators fabricated at 21 GHz", *IEEE MIT-S Dig.*,

pp. 305-308, 1992.  
 [3] 이용덕, 장준혁, 류근관, 이기학, 홍의석, "PLL을 이용한 K-band용 발진기에 관한 연구", 한국통신학회논문지, 25(4A), 1997년 6월.  
 [4] S. I. Jeon, K. H. Tchah, C. S. Yim, and S. J. Chung, "Voltage tuned dielectric resonator 20.5 GHz harmonic oscillator with novel structure", *IEEE MTT-S Dig.*, pp. 1519-1522, 1996.  
 [5] "Theory and application of sampling phase detector", Alpha Industries Inc., application note, APN5001.  
 [6] O. Hiroshi, N. Tadao, M. Masahiro, F. Hiroyuki, M. Koichi, and Y. Masafumi, "Sampling phase detector using a resonant tunneling high electron mobility transistor for microwave phase-locked oscillators", *IEEE Trans. on VLSI Systems*, 6(1), pp. 39-42, Mar. 1998.  
 [8] P. G. Wilson, R. D. Carver, "An easy-to-use FET DRO design procedure suited to CAD programs", *IEEE MTT-S Dig.*, pp. 1033-1036, 1989.  
 [9] C. M. Lui, "On the design of a voltage-tuned push-push dielectric resonator oscillator", *Microwave Journal*, pp. 165-174, Jun. 1990.


이 건 준



1997년 2월: 원광대학교 반도체학과 (공학사)  
 1997년 3월~1999년 2월: 광운대학교 전자공학과 (공학석사)  
 2002년 3월~현재: 고려대학교 전자공학과 박사과정  
 [주 관심분야] 초고주파 능동회로

설계, 패치 안테나 설계

김 영 식



1978년 3월~1982년 1월: 홍익공업대학 전자과 조교수  
 1988년 5월: University of Massachusetts at Amherst (공학박사)  
 1988년 5월~1989년 2월: University of Massachusetts at Amherst (Post Doc.)

1989년 3월~1993년 2월: ETRI 이동통신연구단 무선기술 연구실 실장

1993년 3월~현재: 고려대학교 전자통신공학과 교수  
 [주 관심분야] RF front-end system