특집

차세대 Resistance 메모리 (ReRAM) 소자의 최근의 연구 동향

이동수, 심현준, 황현상 (광주과학기술원 신소재공학과)

I. 서 론

정보 · 통신화는 문자, 음성 및 영상 등을 복합적으로 이용하고 대화형으로 교환하기 위하여 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자를 요구하고 있다. 이를 위해 시스템의 성능 향상이 필수적이며 그 핵심부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 요구되고 있다. 이러한 경제/산업적인 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다. 기존의 DRAM 공정은 1-TR/1Capacitor 구조의 단위cell을 이루고 있는데, 소자의 크기가 작아짐에 따라, capacitor공정의 난이도가 점점 더 올라가게 되어, 높은 수율을 가지는 DRAM cell의 제작이 매우 어렵게 된다. 그래서 기존 DRAM을 대체할 수 있고 비휘발성을 가지는 메모리의 필요성이 크게 요구되고 있다.

현재 개발되고 있는 차세대 메모리는 DRAM의 고집적성과 낮은 소비 전력, flash 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 시도가 이루어지고 있다. 최근 ITRS roadmap에 따르면, 차세대 메모리로 유력하게 대두대고 있는 소자는 PRAM (phase change RAM), NFGM (nano floating gate memory), ReRAM(resistance RAM), PoRAM (polymer RAM), MRAM(magnetic RAM), 분자전자 소자 등이 있다.

II. 차세대 메모리로서의 ReRAM

1960년대부터 연구되어온 Resistance Random Access Memory(ReRAM) 소자는, 일반적으로, 금속산화물을 이용한, MIM 구조로서, 적당한 전기적 신호를 가하면 저항이 큰 전도가 되지 않는 상태(OFF state)에서 저항이 작은 전도가 가능한 상태(ON state)로 바뀌는 메모리 특성이 나타난다. ON/OFF 메모리 특성을 구현하는 전기적 방식에 따라 Current Controlled Negative Differential Resistance 또는 Voltage Controlled Negative Differential Resistance로 구분 될 수 있다. 즉, VCNR의 경우, 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는

특징을 보이는데, 이때 나타나는 상당히 큰 저항 차이를 이용하여 ON/OFF 메모리 특성을 구현 할 수 있다. 이러한 ON/OFF 거동이 보이게 되는 스위칭 메카니즘은 아직까지 명확하게 규명되지 않은 실정이며, 여러 연구 그룹에서 저항 변화 원리를 이해하기 위한 연구를 계속 수행하고 있다. 이러한 ReRAM은 종래의 비휘발성 기억소자인 Flash memory 보다 access time(writing)이 10^5 배 이상 빠르고, DRAM과 같이 2-5V이하의 낮은 전압에서 동작이 가능하다. SRAM과 같은 빠른 읽기-쓰기가 가능하고, 기억소자가 간단한 구조를 가지기 때문에 공정상의 결함을 현저히 줄일 수 있어 생산단가가 현재의 DRAM만큼 낮아질 수 있다. 우주복사선이나 전자파 등에 영향을 받지 않아 우주공간에서도 제 기능을 발휘하며, 10^{10} cycle이상 반복해서 정보를 쓰고 지울 수 있어 저장매체가 필요한 모든 기기에의 사용이 가능하다. 이러한 장점으로 인해 embedded IC와 같이 System-on-a-chip(SoC)화 되어가는 기억소자의 용도에 적합한 특성을 가지고 있다.〈표 1 참조〉

ReRAM 특성을 보이는 재료들은 몇 가지 종류로 분류될 수 있다. 첫 번째는 초거대 자기저항 물질(CMR) $Pr_{1-x}Ca_xMnO_3$(PCMO)등의 물질을 전극 사이에 삽입하여 전기장에 의한 저항의 변화를 이용하는 경우이다. 두 번째는 Nb_2O_5, TiO_2, NiO, Al_2O_3 등과 같은 이성분계 산화물을 비화학양론 조성을 갖게 제조하여 저항 변화 물질로 이용할 수 있다. 세 번째[2]는 chalcogenide 물질로 PRAM처럼 높은 전류를 흘려 상변화를 시키지 않고 비정질 구조를 유지하면서 Ovonic switch의 문턱 전압의 변화로 인한 저항 차이를 이용할 수 있다. 네 번째[3]는 $SrTiO_3$,$SrZrO_3$ 등의 물질에 크롬 (Cr)이나 니오비움 (Nb) 등을 도핑하여 저항 상태를 바꾸는 방법이다. 마지막으로 GeSe 같은 고체전해질에 이온 이동도가 큰 은(Ag)등을 도핑하여 전기화학적 반응에 의한 매질 내 전도성 채널의 형성 유무에 따라 두 저항 상태를 만드는 PMC(programmable metallization cell)이 있다. 그 외 안정한 두 저항 상태 구현을 통한 메모리 특성이 있는 물질이나 공정 방법이 보고 되어 지고 있다.

〈표 1〉 차세대 메모리별 요소 기술 비교[1-2]

Function	DRAM	NOR Flash	MRAM	PRAM	NFGM	PoRAM	ReRAM
Non-volatility	No	Yes	Yes	Yes	Yes	Yes	Yes
Program power	Low	High	High	Low	Low	Low	Low
Program voltage	Low	High	Medium	Low	Low	Low	Low
Program energy	Medium	High	Medium	Low	Low	Low	Low
Multi-bit storage	No	Yes	No	Yes	Yes	Yes	Yes
Scalability limits	Capacitor	T-Ox/HV	Current	Current	Q. Dot	Litho.	Litho.
Initial F [nm]	90	90	?	100	80	45	65
Cell size (F^2) [um^2]	0.065	0.101	?	0.06	0.04	0.008	0.025
W/E Time	70ns	1us/1ms	ns	<100ns	10ns	<10ns	50ns/ <100ns
Endurance	∞	10^6	?10^{15}	10^{13}	10^6	10^{15}	?10^{15}

III. ReRAM 저항 변화 원리- 스위칭 메카니즘

1. ReRAM 소자의 메모리 거동



〈그림 1〉 DC sweep 모드에서 ReRAM의 전류-전압 그래프

ReRAM 소자가 메모리 거동을 보이기 위해선 먼저 electro-forming 단계가 필요하다. forming에 의해 ReRAM 물질은 저항이 큰 상태에서 저항이 작은 상태로 전기적 특성이 변화하면서 스위칭 특성을 보이게 된다. 이성분계 산화물의 경우 forming 후, 소자에 인가되는 전압이 증가함에 따라 전류가 그림 1에서 처럼 (a) 곡선(low R)을 따르게 된다. 소자에 가해진 전압이 임계 값이 되면 저항이 급격하게 증가하는 현상(Negative Differential Resistance)을 보인다 (b). 이후 일정 전압까지는 저항이 큰 상태를 유지하며 (c), V_{set} 전압이 되면 다시 저항이 낮은 상태로 변화하게 된다.(d) PCMO 물질의 경우[1] 10^{15} 이상 위와 같은 스위칭 거동이 가능함이 보고되었다. 전기 신호가 pulse 일 경우, V_{reset}과 V_{set}을 인가하여 저항이 큰 상태와 저항이 작은 상태를 구현할 수 있다.

2. 제안된 스위칭 메카니즘

제안된 메모리 스위칭 모델은 크게 두 가지로 나눌 수 있다.박막 내부 구조적 변화에 의해 형성된 저항 정도가 다른 multi-filaments에 의한 모델과 기본적으로 charge 의 trap/de-trap 과 주로 계면에서 schottky barrier/width 나 내부 전기장의 변화에 의해 저항 변화 원인을 설명하는 electronic switching 이 있다.

2-1. conducting filaments 모델

구조적 변화에 의한 스위칭[4-5]은 전기적 스트레스 (또는 forming process) 에 의해 박막 내부로 전극 금속 물질이 삽입되거나 박막 내 결함구조에 의해 metallic(or conducting) filaments가 형성되고, 저항 정도가 다른 각각의 filaments의 국부적 영역에서 joule heating에 의한 filaments의 rupture와 명확하게 밝혀지지는 않았으나, 박막 내 온도, 박막 외부 온도, 인가된 전기장, 공간 전하 현상등과 같은 요인에 의해 regeneration 현상이 일어날 수 있으며, rupture-regeneration 이 반복적으로 일어남에 의해 스위칭 특성을 설명할 수 있다.자세한 수식과 도식에 의한 설명은 생략한다.

2-2. Electronic Switching

2-2. A. 고농도로 도핑된 traps의 내부 전 기장에 의한 스위칭

Simmons과 verderver[6]는 박막 내 적어도 $10^{19}/cm^3$ 이상의 고농도 trap sites 이 존재한다면 이 traps에 의한 band가 형성되고, 전극과 박막의 계면에서 band-bending이 생기는

모델을 제안하였다. 임계 전압(V_{th}) 이상이 인가되면 전자는 tunneling을 하게 되고, 전류가 최대로 흐르는 경우, 많은 전자의 injection에 의해 전극과 박막의 계면에서 trapping이 생기게 되어 내부 전기장의 감소를 가져오게 된다. 즉 계면에서의 이러한 현상에 의해 NDR 현상이 일어나게 되고, 메모리 특성 또한 나타나게 된다. [그림 2. 참조]

2-2. B. 적정양의 트랩에 의한 전도 및 스위칭

절연막 내에 trap이 $10^{16}/cm^3$~$10^{18}/cm^3$ 존재할 경우, Mott, Gurney[7]는 적어도 하나의 금속 전극과 절연막이 ohmic contact을 하고 있고, trap-free state를 유지한다면, 절연막의 conduction band를 통한 전자의 injection 거동이 아닌 공간 전하(space charge)에 의해



〈그림 2〉 simmons verderver에 의해 제안된 electronic switching 모델

전류가 제어 될 수 있음을 설명하였다. 즉, Hickmott[8]는 이성분계 산화물에서 이러한 space charge limited current(SCLC)에 의해 전도 특성이 나타날 수 있음을 제안하였다. trap-free 상태의 경우, 전류는

$I = 10^{-13}\mu\kappa(V^2/d^3)$ A/cm²

V: 인가전압, d: 박막 두께, μ: drift mobility κ: 유전 상수

전류는 V^2에 비례하는 Child's law를 따른다. 만약 shallow trap이 있을 경우 전자의 실제 이동도(mobility)를 절연막으로 injection 되는 양의 fraction, θ만큼 줄이게 되므로 전류는 V^2인 child's law를 따르지만 그 전류 값은 아래와 같이 된다.

$I = 10^{-13}(V^2(\mu_0\theta)/d^3)$ A/cm²

계면에서의 전극과 박막의 schottky barrier를 ϕ_B라 하면, 절연막 내로 injection 되는 전자 농도는 다음과 같다.

$N_0 \sim 2.5x10^{19}\exp(\phi_B/kT)$

전극과 절연막 계면에 positive dipole 이 생긴다면, schottky barrier가 작아지게 되며, 그 줄어든 값은

$\Delta V = 4\pi\sigma qd$

σ: 단위 넓이 당 positive dipole 수

d : 전극 표면으로 부터의 거리

q : 전자의 전하량

실제로 $d=10^{-7}$cm, $\sigma=10^{13}/cm^2$이라면, positive charges에 의한 schottky barrier (ϕ_B)는 1V 정도 낮아질 수 있다. 결국 저항상태가 급격히 변하는 Negative Differential Resistance 현상은 field 에 의한 neutral donors 들의 ionization로 생긴 positive charges에 의해 schottky barrier 의 감소와 다시 neutralization 에 의한 barrier의 증가로



〈그림 3〉 Hickmott에 의해 제안된 전도 및 스위칭 특성



〈그림 4〉 Pt/$SrZrO_3$(0.2%Cr)/$SrRuO_3$ memory cell에서의 저항에 따른 EBIC 연속 이미지와 전류-전압 특성

설명될 수 있다. 단, positive charges는 계면에서 매우 가까운 거리에 위치한 경우에 한에 가능하다.

2-2. C. 국부적 영역에서의 전도 및 스위칭

IBM의 C.Rossel et al[9]은 EBIC(Electron-beam-induced current method) 장비를 이용하여 전극 하부의 박막 내에 존재하는 마이크로 구조 및 결함과 ReRAM의 스위칭 특성의 관계성을 확인하였다. 그림 4에서 보이는 것처럼, EBIC로 측정된 0.2% Cr 도핑 된 $SrZrO_3$ 박막의 높은 저항 상태와 낮은 저항 상태에 따라 전류가 흐르는 paths(bright spots)의 분포 상태와 개수가 다름을 확인 할 수 있다.즉, MIM 구조에서 두 전극사이의 산화물을 통해 흐르는 전류는 defects가 위치한 국부적 영역에 의해 제한됨을 알 수 있으며, 스위칭 및 메모리 특성이 전류가 흐르는 paths의 전도 특성에 의해 결정될 수 있음을 의미한다.

2-2. D. 계면 스위칭 특성 (실험적 증명)

Houston 대학의 A. Baikalov et al[10]은 Ag/$Pr_{0.7}Ca_{0.3}MnO_3$/$YBa_2Cu_3O_7$ memory cell를 이용하여 전기적 pulse 에 의한 resistive switching 특성을 연구하였다. 〈그림 5〉에서와 같이, $I_{A\text{-}B}$=1μA로 고정한 후 측정한 $V_{A\text{-}C}$/ $I_{A\text{-}B}$(closed circle)와 $V_{A\text{-}B}$/$I_{A\text{-}B}$(open circle) 저항 값이 서로 상당히 다름을 알 수 있다. resistive switching 특성이 bulk로부터 기인 한다면 두 값들이 비슷한 거동을 보여야 하므로 결국 스위칭 특성은 Ag/$Pr_{0.7}Ca_{0.3}MnO_3$ 계면에서 일어남을 알 수 있다. 이러한 계면 스위칭 특성은 $LaCoO_3$, $La_{.7}Ca_{0.3}MnO_3$ 등 여러 물질에서도 보고 되었다. resistive switching은 interface state에 의한 schottky barrier의 width나



〈그림 5〉 Ag/PCMO/YBCO memory cell에서의 계면 스위칭 특성



〈그림 6〉 Ti/p형 PCMO 반도체 접합에서 schottky barrier 변화에 의한 스위 칭 거동

height의 변화에 의해서도 설명될 수 있다.

AIST의 A. sawa et al.[11]은 〈그림 6〉과 같이 금속-p 형 반도체의 접합에서 전극으로 쓰인 금속의 특성에 기인한 계면에서의 interface states가 생기게 된다면 인가된 전압의 극성(polarity)에 따라 schottky barrier의 변화로 인한 resistive switching 특성을 설명하였다. Ti/p형 PCMO 반도체가 접합을 할 경우, 티타늄 (Ti) 전극에 의한 계면에 산소 공공의 interface sites가 생기게 된다. reverse bias를 인가할 경우 많은 양의 전자가 interface states에 축적되게 되어 schottky barrier 의 width/ height 변화에 의한 스위칭 특성이 나타나게 된다.[그림. 6 참조]

IV. 이성분계 산화물의 ReRAM 특성

1. Reactive sputter로 증착한 비화학양론 조성의 지르코늄 산화물의 ReRAM 특성

증착된 박막에 대한 RBS 조성 분석한 결과, O/Zr 조성비가 일정한 1.65를 보여 주었다. 〈그림 7(a)〉는 x-ray 회절 분석 과 고해상도 투과전자 현미경 분석을 통해 확인 된 증착된 박막의 결정 구조 및 결정 상태를 보여주고 있다.증착된 비 화학양론의 지르코늄 산화물은 우선 배향된 monoclinic(020)과 tetragonal (101)의 다결정 상을 가지고 있었으며, 좋은 crystalllity를 보였다. 〈그림 7(b)〉의 주사 전자 현미경 (SEM)의 단면도는 후속 열처리에 의해 형성된 다층 지르



〈그림 7〉 (a) 증착된 박막의 HR-TEM 이미 지, XRD 분석 회절 peaks. (b) SEM을 통한 다층 지르코늄 산화물 이미지.



〈그림 8〉 다층 지르코늄 산화물 박막에 대한 깊이에 따른 XPS depth profiling.



〈그림 9〉 (a) Pt/ZrOx/Si MIS memory cell의 I-V 곡선 (b) MIS 소자의 스위칭 횟수에 따른 set current와 reset current (c) ZrO_x 저항 소자가 장착된 n-MOSFET의 ON/OFF 거동 (d) ZrO_x 저항소자가 장착된 n-MOSFET의 retention 특성

코늄 산화물을 보여주고 있다. 〈그림 7(b)〉에 확인한 다층 지르코늄 산화물의 깊에에 따른 chemical state를 확인 하기 위하여 X-ray photoelectron spectroscopy(XPS) 분석이 수행되었다.

〈그림 8〉은 다층 지르코늄 박막의 깊이에 따른 XPS depth profiling을 보여주고 있다. Zr $3d_{5/2}$에 대한 metallic Zr과 ZrO_2의 XPS peak 위치는 각각 179.04eV와 183.2eV였다. 표면으로부터 20nm 깊이까지 ZrO2 peak 가 존재 하였으며, 전이 영역과 벌크 영역에서는 상당 양의 metallic Zr이 존재하는 ZrO^2 박막임을 확인 할 수 있다.

〈그림 9 (a)〉는 비화학양론의 지르코늄 산화물을 이용한 Pt/ZrOx/Si의 MIS 구조의 전형적인 전류-전압 그래프를 보여주고 있다. 그림 9 (b)는 MIS 소자의 스위칭 횟수에 따른 set current 와 reset current를 보여 주고 있다. read V 는 0.5 V이다. 〈그림 9 (c)〉는 n-MOSFET의 소스 영역에 ZrOx 저항 소자를 장착 하였을 때, 삽입 그림과 같은 pulse stress 방법에 의해 트랜지스터의 ON/OFF 구동이 가능 함을 보여 주고 있다. 〈그림 9 (d)〉는 ZrO_x 저항소자가 장착된 n-MOSFET이 좋은 retention 특성을 갖고 있음을 보여 주고 있다.

저항 변화 원리를 설명하기 위한 다양한 모델이 제시되었지만, 아직까지는 저항 소자에서 나타나는 많은 현상들을 명확히 설명할 수 있는 스위칭 모델이 없는 실정이다. 실험적 분석을 바탕으로, 다층 지르코늄 산화물에서의 저항 변화를 설명할 수 있는 모델을 제안할 수 있다. XPS 분석을 통해, 다층 지르코늄 산화물은 세 층으로 구분 될 수 있다. ZrO_2 만으로 이루어진 TOP Oxide 층이 있으며, ZrO_2 matrix 내에 Zr이 존재하는 transition layer와 bulk layer 가 존재한다. Zr의 존재 양을 비교 했을 때, bulk layer는 훨씬 더 전도성

이 큰 물질임을 알 수 있다. 홀 장비 (Hall measurement system)에 측정된 as-deposited ZrO_x의 sheet 저항은 12.4Ω/□였다. 실제 ZrO_x 소자의 저항 변화는 20nm 두께의 transion layer와 Top oxide에서 기인하는 것으로 사려 된다. 실제 ReRAM 소자는 electro-forming 절차가 필요하다. forming 절차에 의해, ReRAM 소자는 저항이 큰 상태에서 저항이 작은 상태로 변화하면서 스위칭 특성을 보이게 된다. forming 절차에서 전기적 스트레스에 의해 Top oxide layer는 soft-breakdown 되고, 결국 Top oxide의 soft-breakdown 정도와 transition layer에서 trap sites 로 존재하는 Zr의 trap/detrap에 따라 저항 상태가 변할 수 있다. 높은 전기적 스트레스는 metallic Zr을 이온화 시킬 수 있다. 이온화된 Zr+에 의한 내부 field와 band-bending에 의해 낮은 bias에서 큰 전류가 흐를 수 있다. bias가 증가함에 따라, Top oxide의 soft-breakdown에 의해 제한된 임계 전류 양에 의해 transition layer에서 전자의 recombination이 일어날 수 있다. 전압을 인가하여 위와 같은 스위칭은 반복될 수 있다.



〈그림 9〉 그림 10. ZrO_x 소자의 저항 변화 모델
(a) forming process (b) OFF-high bias (c) ON-low bias ($J<J_{crit}$) If $J>J_{crit}$, recombination in the transition layer.

2. Pulsed Laser Deposition에 의한 polycrystalline Nb_2O_5 박막의 전기적 resistance switching 특성

Nb_2O_5 박막의 Rutherford backscattering spectroscopy(RBS)에 의한 조성 분석한 결과, O/Nb 조성비가 일정한 2.5를 보여주었다. 또한 Nb_2O_5의 후속 열처리에 따른 박막의 상(phase) 변화를 보기 위해, X-ray diffraction (XRD) spectra를 분석한 결과, partial crystalline peak을 관찰할 수 있었다. 이런 crystalline peak으로 polycrystalline 박막이 생성되어진 것으로 사료된다.

〈그림 11〉은 Nb_2O_5의 resistance switching I-V 특성을 보여준다. Forming 상태를 만들기 위해 전압은 4V 정도, 전류는 300A였다. Switching cycle수는 $>10^3$ 정도로 안정한 switching cycling을 보였다.

〈그림 12〉는 Nb_2O_5의 800o℃ 후 switching cycle에 따른 열처리한 시편의 reset/set 전류 및 저항 특성을 보여준다. Reset current는 500A, set current는 10A의 특성을 보였다. Set current의 저항은 1M정도 나타내었고,



〈그림 11〉 Nb_2O_5의 I-V switching 특성



〈그림 12〉 switching cycle에 따른 열처리한 시편의 reset/set 전류 및 저항 특성

Reset current 10k을 보였다. 그래서 저항 차이는 100배 정도 차이를 보였다.

〈그림 13〉은 Nb_2O_5 시편의 800℃ 후 열처리한 pulse width에 따른 switching 특성을 관찰하였다. Switching speed와 관련된 것으로 4.5V, 6nsec pulse width에서 switching speed 특성을 보였다. 이런 pulse width는 전압의 값에 따라서 switching speed 의존성을 보이지만, 기존에 보고된 switching speed 특성은 +/- 5V 에서 100nsec의 write/erase switching 특성을 보이는 것으로 이번에 얻어진 switching speed는 우월한 특성을 보이고 있다. 100nsec pulse width까지는 저항 특성이 100배의 차이를 보이는 window를 보였다. 그러나 reset 시 수 마이크로 pulse width로 다소 큰 값이 요구 되었다. 또한 비메모리 소자 특성 중에 중요한 요소가 있는데 그것은 어느 정도 메모리 특성 상태를 지니고 있는가 하는 보유력(retention)이다. 〈그림 14〉는 Nb_2O_5 박막 시편의 각각 reset/set 상태의 retention 상태를 보여주고 있다.



〈그림 13〉 pulse에 의한 Nb_2O_5 스위칭 특성



〈그림 14〉 switching 상태에서의 Retention 특성

측정 온도는 360K에서, 각각의 초기의 reset/set 상태 측정한 값과 전원 공급 없이 두었다가, 다시 측정 했을 때의 상태 유지 특성을 관찰하였다. 위의 그림에서 보는 봐와 같이 I(110 years-Iini.)/Iini 을 통한 10년 후의 특성에 대한 외삽을 하면 초기의 값에서 7% 이내의 변화를 보이고 있다.

V. 그 외 ReRAM 특성을 보이는 재료

Taiwan의 Macronix 社[9]에서 Telluride 화합물인 GeSbTe로부터 상변화를 일으키지 않고 저항변화 현상을 유도해 낼 수 있음을 증명하고 저집적도의 테스트 소자를 제작하기도 하였다. Telluride 화합물 등의 Chalcogenide 물

질은 낮은 전압상태에서는 높은 저항을 갖지만, 충분히 큰 전압을 인가해 주면 저항이 낮은 상태로 변화한다. 이때 높은 저항상태에서 낮은 저항상태로의 변화가 일어나는 전압을 문턱전압(Threshold Voltage: Vth)이라 한다. Chalcogenide 물질의 문턱전압은 항상 일정한 것이 아니라 인가해 준 전압에 따라서 그 크기가 변화하는 현상을 나타낸다.



〈그림 14〉 (a) TF-ReRAM의 전압 변화에 따른 V_{th}의 변화 그래프
White Open Square = 낮은 문턱전압의 경우
Red Closed Circle = 높은 문턱전압의 경우



〈그림 15〉 (b) 프로그래밍 전압과 읽기 펄스의 크기

즉 〈그림 15. (b)〉의 가운데에 나타낸 것처럼 높은 전압을 갖는 펄스(=Program Pulse For High Vth)를 가해 주면 Chalcogenide 물질의 문턱전압이 높은 상태(High Vth State)가 된다. 또한 왼쪽 가장자리에 보여준 것과 같이 가운데 펄스(=Program Pulse For High Vth)보다는 작지만, 가운데 펄스에 의해서 Chalcogenide 물질이 갖게 된 높은 문턱전압(High Vth)보다는 큰 전압펄스(=Program Pulse For Low Vth)를 가해주면

(High Vth < V < Program Pulse For High Vth) Chalcogenide 물질은 낮은 문턱전압 상태(Low Vth State)가 된다. 이와 같이 서로 다른 문턱전압을 갖는 Chalcogenide 물질의 인가전압에 따른 저항을 나타낼 수 있다. 이러한 ovonic switching 현상에 대해서는 아직 명확하게 규명되지 않았으며, 단지 비정질 상태에서의 미세구조 변화 또는 전기적인 특성 변화가 일어나는 것으로만 추정하고 있다.

IBM Zurich Research Lab.에서는 transition metal을 doping한 perovskite 구조 물질의 reversible insulator-conductor transition 현상을 이용하여 비휘발성 메모리에 대한 응용연구를 진행 중이며, PCMO 이외에 $SrTiO_3$, $SrZrO_3$ 등 다양한 물질에서 이러한 현상을 찾고자 노력 중이다. IBM사의 Beck et al.[12]은 Cr-doped $SrZrO_3$에서 전형적으로 20정도의 on/off ratio, 1000회 정도의 endurance, 50 μA의 아주 작은 reset current, 특히 〈그림 16〉과 같이 pulse 전압을 통한 multi level switching 특성에 대해서 보고하였다. 저항변화 원인은 박막 내 존재하는 결함을 통한 전도와 계면에서의 simmons 과 verderver[6] 모델에 의한 스위칭으로 설명하였다.

Sharp에서는 〈그림 17〉에서 보는 봐와 같이, 거대저항(CMR) 재료인 $Pr_{0.7}Ca_{0.3}MnO_3$ (PCMO) 박막에 4.8V/-4.8V 100ns pulse를 가하여 고저항 상



〈그림 16〉 Cr:$SrZrO_3$를 가지는 MIM cell 구조의 multi-level switching



〈그림 17〉 PCMO의 switching property

태 와 저저항 상태가 가능한 비 휘발성 resistance 메모리를 만들 수 있음을 발표하였다[9]. 메모리 스위칭의 원인은 계면에서의 산소 공공의 field induced electrochemical migration[10], schottky-like barrier modulation[11] 등이 제시 되었다.

Ⅳ. 향후 전망

ReRAM은 1960년대부터 시작하여 현재의 반도체 공정 산업기술의 발달과 더불어 저항 변화를 이용하는 차세대 핵심 비휘발성 소자로 대두되고 있다.

ReRAM은 앞으로 여러 저항 변화 물질에 대한 폭넓고 깊은 연구를 통해 저항 변화 원리에 대한 궁극적인 이해와 소자 동작 특성에 대한 분석이 수행될 것이며, 이를 바탕으로 고집적화를 통한 핵심 비메모리 소자로서의 가능성을 확인 할 것이다. 특히 ReRAM은 간단한 구조,나노크기 소자 제작, 단일공정, 상온 제작가능성 등의 장점 등을 갖고 있으므로 비휘발성 메모리 분야의 새로운 강자로 떠오를 가능성이 크다고 할 수 있다. 이를 위해선 공정기술 개발과 물질의 안정성 확보가 중요한 과제가 될 것으로 보인다.

참고문헌

[1] W. Zhuang et al., "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEEE Electron Devices Meet. 193(2002)

[2] Y. Chen et al., "An Access-Transistor-Free (0T/1R) Non-Volatile Resistance Random Access Memory(RRAM) Using a Novel Threshold Switching, Self-Rectifying Chalcogenide Device", 2003 IEDM Technical Digest, Session 10.2.

[3] Y. Watanabe, J. G. Bednorz, A. Bietsch, Ch. Gerber, D. Widmer, and A.. Beck, Appl. Phys. Lett. 78(23),3738(2001)

[4] A. K. Ray and C. A. Hogarth, "Recent advances in the polyfilamentary model for electronic conduction in electroformed insulating films", Int. J. Electronics, 1990, Vol.69, No.1, 97-107

[5] R. G. Sharpe and R. E. Palmer, "Concerted

regeneration of electroformed metal-insulator-metal devices", J. Appl. Phys. 79(11), 1996

[6] J. G. Simmons and R. R. Verderber, "New conduction and reversible memory phemonena in thin insulating films", Proc. Roy. Soc. A. 301, 77(1976)

[7] N. F. Mott and R. W. Gurney, "Electronic Process in Ionic Crystal", Oxford University Press.

[8] T. W. Hickmott, "Low-Frequency Negative Resistance in Thin Anode Oxide Films", J. Appl. Phys, Vol. 33, No. 9 2669(1962)

[9] C. Rossel, G. I. Meijer, D. Bremaud, and D. Widmer, "Electrical current distribution across a metal-insulator-metal structure during bistable switching", J. Appl. Phys. 90(6), (2001)

[10] A. Baikalov, Y. Q. Wang, B. Shen, B. Lorenz, S. Tsui, Y. Y. Sun, and Y. Y. Xue, "Field-driven hysteretic and reversible resistive switch at the Ag-$Pr_{0.7}Ca_{0.3}MnO_3$", Appl. Phys. Lett. 83(5), 957(2003)

[11] A. Sawa, T. Fujii, M. Kawasaki, and Y. Tokura, "Hysteretic current-voltage characteristics and resistnace switching at a rectifying Ti/$Pr_{0.7}Ca_{0.3}MnO_3$ interface", Appl. Phys. Lett. 85(18), 4073(2004)

[12] A. Beck et al., "Reproducible switching effect in thin oxide film for memory applications", Appl. Phys. Lett. 77(2), 139(2000)

저자소개

황 현 상

1992년 – 1997년 LG 반도체 선임/책임 연구원
1997년 – 현재 광주과학기술원 교수
2002년 Oak Ridge National Laboratory, visiting scholar
주관심 분야 Silicon 반도체 소자용 고유전율 게이트 절연막 및 Junction 기술, 비휘발성 메모리 소자 개발



심 현 준

1999년 인하대학교 전자공학과 학사
2001년 광주과학기술원 신소재공학과 석사
2001년 – 현재 광주과학기술원 신소재공학과 박사과정



이 동 수

2002년 연세대학교 세라믹공학과 학사
2004년 광주과학기술원 신소재공학과 석사
2004년 – 광주과학기술원 신소재공학과 박사과정