

Compact Microstrip Resonant Cell을 이용한 전력증폭기의 선형화 개선에 관한 연구

A Study on Power Amplifier's Linearity Improvement Using a Compact Microstrip Resonant Cell

손 형 길 · 양 승 인

Hyung-Kil Sohn · Seung-In Yang

요 약

본 논문에서는 Compact Microstrip Resonant Cell을 이용하여 새로운 방법으로 선형성을 개선시킨 전력증폭기를 설계하였다. 전력증폭기의 입력단에 CMRC를 적용하였고, 입력단과 출력단에 각각 Tuning Line을 달아서 조정을 한 결과 기존의 전력증폭기보다 현저한 선형성을 보였다. 그 결과 CMRC를 적용한 전력증폭기는 기존의 전력증폭기보다 3차 IMD가 14.77 dB 만큼 개선되었다. CMRC의 크기는 17.1×5.22 mm이다.

Abstract

A new method of power amplifier's linearity improvement using a Compact Microstrip Resonant Cell(CMRC) is proposed. It is found out that a CMRC at the input side gives better performance than that at the output. Tuning lines are used in the input and the output matching network to get the optimum performance. As a result, the 14.77 dB improvement for the third-order IMD is obtained. And the size of the CMRC is only 17.1×5.22 mm.

Key words : Amplifier, Compact Microstrip Resonant Cell, Third-Order IMD, Linearity

I. 서 론

통신방식 중 FM, PSK, GMSK, FSK와 같이 constant envelope 변조를 사용하는 통신방식에 비해, 우리나라 CDMA 방식에서 사용되는 QPSK와 같은 다중 반송파 변조방식은 non-constant envelope 변조방식이므로 전력증폭기의 비선형성이 크게 문제가 되고 있다. 그래서 선형성을 개선시키는 방법들이 계속해서 연구가 되고 있다.

일반적으로 전력증폭기의 선형성을 개선시키는 방법으로는 Harmonic feedback, Back off, Feedforward, Predistortion의 방법이 있고, PBG를 이용하여 전력증폭기의 선형성을 증가시키는 방법이 있으나,

위의 방법은 각각의 장점과 단점이 있다. Harmonic feedback은 출력단에서 20 dB의 IMD를 개선시킬 수 있으나 심한 불안정성이 문제점이고, Back off를 이용한 방법은 높은 선형성이 보장되는 대신 효율이 낮아진다는 단점이 있다. Feedforward를 이용한 방법은 현저한 선형성 개선을 보이고 있지만, 회로가 크고 복잡하며, 값 비싼 제어회로를 요구하고 있다.

본 논문에서는 Compact Microstrip Resonant Cell (CMRC)를 이용하여 특정 대역을 저지함으로 인해 서^[1] 위에 예시한 일반적인 방법보다 좀 더 단순하고, 크기도 작으며, 비용도 적게 들 뿐만 아니라 선형성과 효율을 같이 개선시킬 수 있는 전력증폭기를 설계하였다.

「본 연구는 숭실대학교 교내 연구비 지원에 의해 수행되었음.」

숭실대학교 정보통신전자공학부(Department of Electronic Engineering, Soongsil University)

· 논문 번호 : 20041105-07S

· 수정완료일자 : 2004년 12월 13일

II. CMRC의 설계

CMRC는 PBG나 DGS와 마찬가지로 특정 대역을 저지하는 동시에 회로의 안테나, 발진기, 믹서 등과 같은 마이크로파 회로에서 성능을 개선시키는 특성을 가지고 있으며 전력증폭기의 경우에는 IMD를 개선시키는 특성을 갖고 있다. 하지만, PBG와 DGS는 접지면에 식각을 함으로 인해서 회로의 크기를 감소시키는 것과 성능을 개선시키는 것에 대해서는 한계가 있으며^[2], 접지면에 식각을 하는 작업이 복잡하다는 단점이 있다. 그러나 CMRC는 앞의 PBG나 DGS의 단점을 극복하고 보다 단순화되고 설계가 간단하며 PBG나 DGS보다 회로의 크기를 많이 줄일 수 있는 장점이 있다. 전송선로 이론에 의하면, 무손실 선로에서 전파상수는 $\beta = \omega_0 \sqrt{LC}$ 이다. ω_0 는 각주파수이고 L 과 C 는 단위 길이당 분포된 각각의 직렬 인덕터와 병렬 커패시터이다. 무손실 전송선로에서 특성 임피던스는 $z_0 = \sqrt{\frac{L}{C}}$ 이다. CMRC에서는 직렬 인덕터와 병렬 커패시터의 값을 늘림으로 인해서 Slow Wave Effect(큰 전파상수 값)와 대역 저지 특성을 얻게 해 준다. 그림 1을 살펴보면, 길이를 가지는 선로는 등가적으로 직렬 인덕터가 되고, 직각 삼각형의 모양을 가지는 선로는 등가적으로 병렬 커패시터가 된다. 따라서 등가회로는 그림 2와 같다.

그림 1은 CMRC의 구조를 나타낸 것이다. CMRC의 각각의 크기는 $W_1=5.22$ mm, $W_2=3.99$ mm, $W_3=0.5$ mm, $W_4=0.5$ mm, $L_1= 17.1$ mm, $L_2= 12.5$ mm, $L_3=0.5$




그림 1. 일반적인 CMRC의 구조
Fig. 1. General structure of CMRC.




그림 2. CMRC의 등가회로
Fig. 2. Equivalent circuit of CMRC.




그림 3. 제안된 CMRC의 주파수 특성
Fig. 3. Frequency characteristic of CMRC proposed.

mm, $L_4=0.5$ mm로 설계하였다. CMRC의 설계는 논문^[3]을 바탕으로 제작되었으며, W_4 를 조절함으로써 저지대역의 크기를 간편하게 조정할 수 있으며, L_1 을 조절함으로써 차단 주파수를 조정할 수 있다. CMRC를 시뮬레이션 한 결과는 그림 3과 같으며 1.8 GHz에서의 S_{11} 은 -22.41 dB, 2차 고조파 대역에서의 S_{22} 는 -65.63 dB의 값을 얻을 수 있었다.

III. CMRC를 이용한 전력증폭기의 설계

전력증폭기 설계는 기본적으로 Load-pull 기법을 사용하여 최대 선형 구간을 시뮬레이션 하여 설계하였다^[4]. 전력증폭기용 소자로서는 Motorola사의 MRF-281-SR1의 1.8 GHz 대역의 트랜지스터를 사용하였고, 출력은 1 W의 출력을 목표로 설계하였다. 그리

고 $V_{ds}=26\text{ V}$, $I_{ds}=250\text{ mA}$ 의 동작점에서 시뮬레이션과 설계를 하였다. 설계한 전력증폭기의 출력특성은 그림 4와 같으며 IMD는 -26.7 dBc 이다. 그리고 전력증폭기에서 CMRC를 출력단에 사용하였을 때의 블록 다이어그램과 출력특성은 그림 5, 6과 같다.

그림 5와 6에서 보는 바와 같이 출력단의 그림과 같은 위치에 CMRC를 적용시킨 이유는 PBG를 이용하여 전력증폭기의 성능개선을 시킬 때 가장 최적의 위치였기 때문에 적용시켰다. CMRC를 출력단에 적용시킨 결과는 그림 6과 같다.

그러나 CMRC를 출력측에 사용하였을 때의 3차 IMD는 -25.156 dBc 로서 특성이 개선되지는 않았다. 그래서 입력측에 CMRC를 적용시켰고 그때의 블록 다이어그램과 출력특성은 그림 7, 8과 같다.

CMRC를 입력측에 사용하였을 때의 3차 IMD는




그림 6. CMRC를 출력측에 사용하고 난 후의 전력증폭기의 출력특성
Fig. 6. Output characteristic of power amplifier after CMRC used in output side.




그림 7. CMRC를 입력측에 사용하고 난 후의 전력증폭기의 블록 다이어그램
Fig. 7. Block diagram of power amplifier after CMRC used in input side.




그림 4. 전력증폭기의 출력특성
Fig. 4. Output characteristic of power amplifier.




그림 5. CMRC를 출력측에 사용하고 난 후의 전력증폭기의 블록 다이어그램
Fig. 5. Block diagram of power amplifier after CMRC used in output side.




그림 8. CMRC를 입력측에 사용하고 난 후의 전력증폭기의 출력특성
Fig. 8. Output characteristic of power amplifier after CMRC used in input side.




그림 9. CMRC를 입력측에 사용하고 Tuning을 끝낸 후의 전력증폭기의 블록 다이어그램
 Fig. 9. Block diagram of power amplifier after CMRC used in input side and tuning completed.




그림 10. CMRC를 입력측에 사용하고 Tuning을 끝낸 후의 전력증폭기의 출력특성
 Fig. 10. Output characteristic of power amplifier after CMRC used in input side and tuning completed.

-35.873 dBc로서 선형화가 개선되는 효과를 가져왔지만, Power Gain이 너무 떨어지기 때문에 트랜지스터 바로 앞뒤에 tuning line을 달아서 조정된 뒤에 최적화된 값을 내도록 하였다. CMRC를 적용해서 Tuning을 했을 때의 블록 다이어그램은 그림 9와 같으며 그 출력특성은 그림 10과 같다.

Tuning Line을 통해서 조절하여 최적화시킨 후에는 3차 IMD가 -41.154 dBc로서 기존의 전력증폭기보다 3차 IMD가 14.77 dB 개선된 모습을 볼 수 있었다. 그 뿐만 아니라 Power Gain도 0.8 dB 향상된 모습을 볼 수 있었으며, Harmonics도 많이 감소한 모습

표 1. 결과 비교

Table 1. Comparison of performance.

	Third order IMD[dBc]	Power gain[dB]
기존 PA	-26.768	8.324
CMRC 추가 (출력측)	-25.156	7.892
CMRC 추가 (입력측)	-35.873	1.135
CMRC 추가 (입력측) & 최적화	-41.154	9.124

을 볼 수 있었다. 또한 결과 비교를 표 1로 나타내었다.

IV. 결 론

본 논문에서는 CMRC를 이용하여 일반적인 방식이 아닌 새로운 방식으로 전력증폭기를 설계하였다. 기존에 설계했던 방식으로 전력증폭기를 설계했을 경우 3차 IMD는 -26.768 dBc이었고, CMRC를 적용한 후 Tuning Line을 조정하여 최적화를 시킨 전력증폭기의 3차 IMD는 -41.154 dBc로서, 현저한 IMD 개선을 볼 수 있었다. 그 뿐만 아니라 기존 전력증폭기의 선형화를 시키는 방법보다 설계가 용이하며 소형화시킬 수 있었다.

참 고 문 헌


- [1] Yangfan Liu, T. Y. Yum, Quan Xue, and Chi Hou Chan, "A high conversion gain microwave frequency doubler design incorporating the CMRC circuitry", *IEEE Microwave and Wireless Components Letters*, vol. 14, no. 3, Mar. 2004.
- [2] Kam Man Shum, Xue Quan, Chi Yuk Chiu, and Chi Hou Chan, "Compact BPF using CMRC", *Asia-Pacific Microwave Conference*, pp. 93-95, 2003.
- [3] Quan Xue, Kam Man Shum, and Chi Hou Chan, "Novel 1-D PBG cell", *IEEE Microwave and Guided wave Letter*, vol. 10, no. 10, pp. 403-405, Oct. 2003.
- [4] Steve C. Cripps, *RF Power Amplifiers for Wireless Communications*, Artech House, 1999.

손 형 길



2003년 2월: 남서울대학교 정보통신공학과 (공학사)
2003년 3월~현재: 송실대학교 정보통신전자공학부 석사과정
[주 관심분야] 초고주파 회로설계, 전력증폭기 설계 등

양 승 인



1974년: 서울대학교 (공학사)
1976년: 한국과학기술원 (공학석사)
1987년: 한국과학기술원 (공학박사)
1990년~1999년: 한국통신기술협회 RSG 연구위원회의장
1996년~1999년: 한국전자과학회 학술이사

2000년~2003년: 한국전자과학회 부회장

2004년~현재: 한국전자과학회 회장

현재: 송실대학교 공과대학장, 정보통신전자공학부 교수
[주 관심분야] 위성 방송 수신용 평면 안테나 개발, 위상 잡음 최소화 연구, M/W 전송망과 위성망과의 간섭 분석, MMIC 설계