초록
H.264/AVC는 ITU-T 비디오 코딩 전문가 그룹과 ISO/IEC MPEG 그룹에 의해 제안된 최신 비디오 코딩 표준안이다. 최근 DMB와 멀티미디어 장비들이 비디오 압축 표준으로 H.264/AVC를 채택하고 있다. 본 논문에서는 메모리 사용을 최소화하고, 칩 면적을 최소화할 수 있는 H.264/AVC의 인트라 프레임 디코더를 제안한다. 제안한 인트라 프레임 디코더는 하드웨어 설계 언어인 VHDL로 기술하여 model_sim을 사용하여 시뮬레이션을 수행하였다. 그리고 FPGA칩인 XCV1000E에 다운로드하여 칩 레벨에서 설계된 H.264/AVC의 인트라 프레임 디코더를 검증하였다.
H.264/AVC is newest video coding standard of the ITU-T Video coding Experts Group and the ISO/IEC Moving Picture Expets Group. Recently H.264/AVC has been adopted as a video compression standard in DMB and multimedia equipments. In this paper, we propose a H.264/AVC intra frame decoder which can minimize the memory usage and chip size. The proposed intra frame decoder is described in VHDL language and simulated in model_sim. It was verified in chip level by downloading to XCV1000E FPGA chip.
