

## SDR 기지국 구조/기술

김덕배, 김진업(한국전자통신연구원, 이동통신연구단 SDR 연구팀)

### 1. 서 론

이동통신 기술은 사용자가 음성서비스와 문자, 이미지 서비스 위주에서 점차 고속, 고품질의 멀티미디어 서비스와 무선인터넷 콘텐츠를 선호함에 따라 광대역, 컨버전스, 유비쿼터스 개념을 지원하는 방향으로 진화하고 있으며, 언제 어디서나 가능한 이동통신의 비전을 실현하도록 나아가고 있다. 이러한 비전은 음성, 데이터, 영상 등 서로 다른 종류의 미디어를 단말, 서비스, 네트워크의 형태에 관계없이 자유롭게 구현될 수 있도록 하며, 사용자가 단말이나 네트워크를 인지하지 않은 상태에서 장소에 구애받지 않고 자유롭게 네트워크에 접속하여 서비스를 이용하는 수준에 이르게 할 것이다. 이러한 이동통신 기술의 급격한 발전으로 통신서비스 제공자는 표준화 규격에 맞는 시스템과 서비스를 빠르게 제공해야 하는 부담감을 가지게 되었으며, 서비스 사용자는 변화된 규격에 맞는 단말기를 교체하거나, 손쉽게 업그레이드함으로써 진보된 서비스를 받기를 원하고 있다. 이에 따라 이동통신 시장은 통신 장비의 교체 횟수를 줄이면서도, 더 나은 서비스가 제공 가능한 단일화된 통합시

스템 개발에 눈을 돌리려 하고 있다.

SDR(Software Defined Radio) 기술은 이러한 이동통신 시장의 변화에 적극적으로 대처하기 위한 핵심기술로써, 통신시장이 직면하고 있는 문제점을 해결할 수 있는 강력한 대안으로 인식되고 있다. SDR 기술은 하나의 개방형 플랫폼 상에 소프트웨어적인 변경을 통해 다양한 무선 접속 규격 및 서비스를 지원할 수 있도록 하는 기술이다. SDR 기술은 다양한 통신시스템이 혼재하는 현재뿐만 아니라 기존의 유·무선 통신망을 비롯한 방송망 등, 다양한 망과의 융합을 목표로 하는 4세대 이동통신 환경에서도 상당한 이점을 가져다줄 수 있는 기술로 기대된다. 사용자 측면에서는 하나의 단말로 지역적 표준이나 서비스에 관계없이 다양한 통신서비스를 받을 수 있을 뿐 아니라, 개인의 특성에 맞는 서비스에 대한 선택의 폭이 넓어지고, 망 운영자 측면에서는 복수의 무선접속 규격이 단일 기지국 플랫폼에 의하여 지원되므로 망 전개가 간단해지며, 소프트웨어 변경에 의하여 시스템의 업그레이드를 쉽게 수행할 수 있다. 또한, 1세대와 2세대를 지원하기 위한 backward compatibility와 3세대 또는 4세대 시스템으로의 Evolution과

Migration을 가능하게 하여 전반적으로 시스템의 life cycle을 증가시킨다. 제조업체들은 단일 플랫폼을 제작한 후, 적용 무선접속 규격에 해당하는 응용소프트웨어를 탑재하여 제공함으로써 Time-To-Market과 가격 경쟁력 등을 포함한 이점을 얻을 수 있다.<sup>[1]</sup>


본고에서는 기지국 관점에서 SDR 시스템의 구조와 기술에 대해 알아본다. 본고의 구성은 II절에서 SDR 기지국 시스템 구조에 대해 알아보고, III절에서 SDR 기지국 구현을 위해 필요한 기술들을, IV절에서는 SDR 기지국 구현 사례에 대해 소개할 것이다. 그리고 마지막으로 V절에서 결론을 맺는다.

## II. SDR 기지국 시스템 구조


SDR 기술을 주도하고 있는 SDR Forum<sup>[2]</sup>에서는 “SDR 기술은 재구성할 수 있는 무선통신 시스템 구조를 가능하게 하는 소프트웨어와 하드웨어 기술의 집합체이며, 소프트웨어의 변경만으로 다중모드, 다중대역, 그리고 다중기능을 가능하게 하는 기술”로 정의하고 있다. SDR Forum의 정의에서 알 수 있듯이 SDR 시스템은 소프트웨어에 의하여 재구성할 수 있는 시스템으로 기존 무선통신 시스템과 비교하였을 때 다음과 같은 특징들이 있다.

- Flexibility
- Upgradeability
- Scalability
- Extensibility

여기에서 Flexibility는 주파수 대역, 모드, 그리고 프로토콜 등을 소프트웨어적으로 적용하여




〈그림 1〉 SDR Forum의 구조모델 적용 범위



〈그림 2〉 SDR Forum의 상위레벨 계층적 구조모델

SDR 시스템을 재구성할 수 있는 능력을 말하고, Upgradeability는 개선된 소프트웨어/하드웨어를 SDR 시스템에 새로 적용하여 시스템의 성능을 향상시킬 수 있는 능력을 말한다. 단말기의 경우 일반적으로 하나의 PCB 보드에 모든 하드웨어 기능이 구현되므로 기능 향상을 위해 부분적인 하드웨어 교체가 어렵지만, 기지국은 모듈화된 하드웨어의 설계가 가능하고, 따라서 기능 향상된 모듈의 일부를 변경함으로써 전체 시스템의 성능을 개선할 수 있다. Scalability는 현재 운용중인 시스템에서 사용하고 있는 기능을 시스템에 추가하여 시스템 용량을 확장시킬 수 있는 능력을 의미하고, Extensibility는 시스템에 새로운 기능을 적용할 수 있는 능력을 말한다.<sup>[3]</sup>



(그림 3) SDR Forum의 기지국 참조 모델


SDR 시스템이 상기와 같은 특징들을 갖기 위해서는 시스템을 모듈화하여 특정 서브시스템 혹은 컴포넌트가 교체되어도 다른 객체들에 영향을 주지 않도록 하는 개방형 구조가 바람직하다. 모듈화는 개방형 구조에서 소프트웨어의 성공적인 구현을 위한 핵심사항이라 할 수 있다. 현재 SDR Forum에서는 SDR 시스템의 확산을 위해 모듈화된 구조모형을 제시하고 있으며, 각 모듈 간 인터페이스 표준을 권고하고 있다. 하지만, SDR Forum에서 각 모듈의 기능에 대한 정의는 하지 않으며, 이의 구현은 개발자들의 몫으로 남겨두고 있다.

그림 1은 SDR Forum에서 제시하는 구조모형의 적용 범위를 나타내고 있다. 그림 1에서와 같이 SDR Forum에서는 Handheld, Mobile, 그리고 Base Station/Satellite, 세 가지 시스템에 대한 구조모형을 제시하고 있으며, 상단의 Generic 모델은 각 시스템 구조모형의 참조모델이라 할 수 있다. 여기서 Mobile 시스템은 Handheld 시


스템과 다중 세션을 지원한다는 점에서 구별될 수 있으며, Base Station 시스템과는 이동성을 지원한다는 측면에서 다르다.

SDR Forum의 Generic 구조모델 중 하나인 상위레벨 계층적 기능 모델을 그림 2에 보였다. 이 모델에서는 좌측의 무선인터페이스와 우측의 유선/사용자 인터페이스 간의 정보 전달 흐름을 표시하고 있으며, SDR 시스템의 주요 기능들을 Front-End Processing, Information Security, Information Processing & I/O, 그리고 Control로 분류하고 있다.<sup>[3]</sup>


그림 3은 SDR Forum에서 제시하는 SDR 기지국 시스템의 참조 모델로, 상용 기지국의 주요 기능들을 모두 포함하고 있다. 이 참조 모델에서 SDR 기지국은 모듈화된 기능 블록들로 구성된다. 모듈화된 블록들은 정보(I)와 제어/상태(C) 정보를 주고받을 수 있는 인터페이스를 갖고 있으며, 동일한 기능 블록들 간에는 필요에 따라 추가적인 인터페이스를 사용할 수도 있다.<sup>[4]</sup>



(a) 일반적인 슈퍼헤테로다인 형태의 수신단 구조



(b) 디지털 IF 기능이 적용된 수신단 구조



(c) Zero IF 기능이 적용된 수신단 구조

〈그림 4〉 통신 시스템에 적용되는 세가지 유형의 트랜시버 구조

### III. SDR 기지국 구현을 위한 기술

SDR 시스템이 소프트웨어 변경에 의해 다중 대역, 다중모드, 그리고 다중 서비스를 지원하기 위해서 현재 요구되는 기술은 크게 RF/IF 기술, 기저대역 처리 기술, 그리고 소프트웨어 다운로드 기술로 분류할 수 있다.

#### 1. RF/IF 기술

그림 4a에서와 같이 기존 무선통신 시스템은 일반적으로 RF, IF, A/D 및 D/A, 그리고 신호처

리부로 구성되며, 입력된 RF신호는 IF를 거쳐 기저대역에서 저속의 A/D, D/A로 변환되기 전까지 아날로그 형태를 띠게 되어 유연성이 부족하였다. 이와 달리 SDR 시스템은 A/D, D/A 변환기를 가능한 RF에 가깝게 천이시켜 시스템의 아날로그 처리부를 최소화하는 동시에 소프트웨어 정의에 의해 처리할 수 있는 디지털 부를 최대화하여 유연성을 갖도록 하는 구조를 그 기본으로 하고 있다. 이를 위해서는 RF 신호를 직접 표본화하여야 하나 현재는 기술적으로 많은 어려움이 있어 이에 대한 대안으로 Digital IF (그림 4b)와 Zero IF (그림 4c) 기술이 사용되고

있다. Zero IF는 RF 주파수 대역을 직접 기저대역화 시키는 기술로 IF가 생략되기 때문에 수신기가 간단해지고, 이에 따라 소비전력의 감소와 제조 비용을 절감할 수 있다는 이점이 있지만 DC offset, I-Q 신호 이득 불일치 등의 문제로 성능이 저하될 수 있다는 단점이 있다. 현재 이 기술은 SDR 기반의 단말기 구현을 위해 검토되고 있다.


Digital IF 기술은 RF 신호를 IF 신호로 변환한 후 디지털화하여 디지털 영역에서 기저대역 신호로 변환하는 기술로 최근 ADC/DAC 및 범용 디지털 신호처리 소자들의 고속화 및 고성능화로 인해 구현이 현실화되고 있다. SDR 기반의 디지털 IF 기술은 소프트웨어적으로 재구성 가능한 하드웨어 구조를 필요로 하며, 특정 이동통신 규격의 물리계층만 지원하는 무선 인터페이스가 아닌 다중 모드를 지원할 수 있는 유연성이 가미된 채널화 알고리즘이 필요하게 된다. 따라서 SDR 시스템의 디지털 IF 기술은 주파수 상·하향 변환 및 채널 선택·조합 등을 처리하는 무선 인터페이스 처리부분을 용도에 맞게 단일의 하드웨어 플랫폼상에서 고속 디지털 신호처리 알고리즘 기반으로 동작시키기 위한 기능을 필연적으로 요구한다. 또한, 차세대 이동통신 시스템에서는 스펙트럼 효율을 극대화하여 전송률을 향상시키기 위해 고차원의 심볼 매핑이 적용될 예정이며, 이로 인한 채널 간 및 서로 다른 규격 신호들 간의 신호 전력의 불균형이 심화되고, 인근 채널 및 다중 사용자 간섭과 원근 문제 등을 해결하여 고품질의 원하는 기저대역 성분을 추출하기 위해서는 ADC의 동적 범위는 높아야 한다.<sup>[5]</sup>

## 2. 기저대역 신호처리 기술

서로 다른 무선접속 규격들은 대부분 상이한 기저대역 신호처리 방식들을 적용하고 있으며, 이들을 단일 플랫폼 내에서 통합 처리할 수 있는 디지털 신호처리 기술은 SDR 시스템 구현에 필수적이라 할 수 있다. 현재 디지털 신호처리를 위해 사용할 수 있는 하드웨어 소자로는 크게 ASIC, FPGA, 그리고 DSP로 분류할 수 있으며, 각각의 장단점은 표 1에 보인 바와 같다. ASIC의 경우 다중모드를 지원하기 위해 각 모드를 지원하는 ASIC을 여러 개 두어 구현할 수 있으나, 이 방식은 면적을 많이 차지하고 비용도 많이 들며, 소프트웨어에 의한 재구성이 가능하지 않아 SDR 시스템에는 적합하지 않다고 할 수 있다. 반면에 FPGA는 소프트웨어적인 접근을 통해 재구성할 수 있으나 개발환경이 범용 DSP에 비해 다양하지 않으며, 복잡한 알고리즘 적용 시 개발기간도 많이 걸리는 단점이 있을 수 있다. 이러한 점으로 미루어 볼 때, SDR 시스템에서 요구하는 유연한 재구성력을 만족하기 위해서는 범용 DSP 프로세서를 사용하는 것이 가장 적합하나, DSP의 경우 저속의 연산 속도로 인하여 높은 계산량을 요구하는 부분에서는 사용하기 어렵다는 단점이 있다. DSP의 이러한 단점을 보완하기 위하여 DSP 프로세서에 특정 기능을 고속으로 처리할 수 있는 하드웨어 가속기를 내장하기도 하지만, 이 또한 시스템의 재구성력을 제한한다는 점에서 궁극적인 해결책은 아니라 하겠다. 현재 실제의 응용에서는 그림 5에서와 같이 Shaping Filter, Correlator, Matched Filter 등과 같은 sample rate 신호처리 부분에서는 고속 연산을 수행할 수 있는 FPGA와 DSP를 병행하여 사용하고, 상대적으로 연산량이 적은 symbol

〈표 1〉 재구성형 모뎀 부품의 장단점

	DSP	FPGA	ASIC
Programmability	High	Mid	Low
재구성 속도	Fast	Mid	None
크기	Large	Large	Small
전력 소모	Fast	Mid	Low
계산 능력	Low	Mid	High



〈그림 5〉 디지털 신호처리가 필요한 부분의 각 계산량 예측

rate 신호처리 부분에서는 DSP를 사용하는 구조가 일반적이다.<sup>16)17)</sup>

최근 DSP의 처리 능력을 높이기 위한 방법으로 대량의 MAC(Multiply and Accumulator) 연산에 효율적인 다수의 프로세서 코어를 병렬로 조합하는 Multi-core 기반의 DSP 프로세서들과 Multiple DSP를 구성하기 쉽도록 하는 I/O지원하는 DSP 프로세서들이 선보이고 있다. 이러한 프로세서들은 여러작업이 동시에 이루어지는 통신프로세스에 적합한 구조이다. 반면, 이러한 방식의 경우 복잡도와 전력 소모가 높은 단점이 있어 단말에서보다 기지국에서의 응용이 더 적합하다고 할 수 있다.<sup>17)</sup>

### 3. 소프트웨어 다운로드 기술

소프트웨어 다운로드는 SDR 시스템의 동작

변경이나 성능 개선을 위하여 새로운 프로그램 코드를 SDR 시스템에 적용하는 프로세스다. SDR 시스템이 소프트웨어 프로그램 코드의 변경을 통해 다양한 무선접속 규격을 지원가능하고, 다양한 서비스를 제공할 수 있다는 점을 생각하면 이 소프트웨어 다운로드 과정의 중요성을 인식할 수 있다. SDR Forum에서는 다운로드할 소프트웨어를 다음과 같이 크게 세 가지로 분류하고 있다.

- 통신이나 연산을 위한 상위 응용 프로그램
- 무선 인터페이스 혹은 베어러 서비스(bearer service) 변경을 위한 프로토콜 엔터티
- 물리계층 기능을 위한 하위 신호처리 알고리즘

소프트웨어 다운로드의 관점에서 보면 SDR 단말기와 기지국은 각기 다른 접근 방법을 취하게 된다. 일반적으로 단말에서는 이동 및 사용자 요구의 변화에 의해 잦은 소프트웨어 변경이 필요하며, 이 경우 소프트웨어를 다운로드 하는 방법으로 스마트 카드, 유선, 그리고 무선을 통한 방법을 사용할 수 있다. 이와 달리 기지국에서는 새로운 소프트웨어 버전으로 업그레이드해야 하는 경우에만 소프트웨어 다운로드가 수행되

〈표 2〉 RBS 시스템 구현규격

	WiMAX	HSDPA
사용주파수	3.5GHz	2GHz IMT-2000 대역
채널 대역폭	1.75, 3.5, 7MHz	5MHz
다원접속	OFDM	DS CDMA
듀플렉싱	FDD	FDD
프레임 크기	2.5, 4, 5, 12.5, 20ms	2ms
최대 전송속도	24Mb/s	14Mb/s
셀 커버리지	1km 이내	1km 이내
채널코딩	RSCC	길쌈 또는 Turbo
변조방식	BPSK/QPSK/16QAM/64QAM	QPSK/8PSK/16QAM
IF	Digital IF	Digital IF
다입버시티	STC	STTD
지원 FA수	2FA	2FA
대상 규격	IEEE P802. 16-REVd/D5	3GPP rel 5.FDD 2004-12


며 이는 소프트웨어를 관리하는 서버로부터 유선 네트워크를 통해 가능하다. 현재 소프트웨어 다운로드 기술은 기지국보다 단말에 적용하기 위한 연구가 활발하게 진행되고 있으며, 주로 신뢰할 수 있는 재구성 소프트웨어 다운로드의 절차에 관한 것이다.

#### IV. SDR 기지국 구현

ETRI에서는 지난 2004년부터 3년 과제로 “다중모드 기지국 구현” 사업을 수행하고 있으며, 본 사업을 통해 표 2에서와같이 사용 주파수, 채널 대역폭, 그리고 다원접속 방식 등이 다른 두 모드를 하나의 기지국 시스템에서 수용하는 것과, 더 나아가 곧 상용 서비스가 시작될 후대인 터넷뿐만 아니라 현재 기술적 논의가 활발한 3세대 이후의 이동통신까지도 지원하는 것을 목

표로 하고 있다. 두 모드 중 HSDPA는 현재 구현 중이며, WiMAX<sup>®</sup>는 구현을 완료하여 시험 중에 있다. 본 절에서는 ETRI에서 개발한 SDR 기반 기지국 기술에 대해 기술하도록 하겠다.

현재 개발/시험 중인 ETRI의 SDR 기지국 하드웨어 플랫폼은 Modular 구조가 용이하고, SDR 시스템의 특성을 만족시킬 수 있는 개방형 컴퓨터 아키텍처 중 하나인 ATCA(Advanced Telecom Computer Architecture) 표준 플랫폼을 기반으로 하여 구현되었다. ATCA는 차세대 carrier grade급 통신 장비에 적용할 것을 목표로 하여 PICMG(PCI Industrial Computer Manufacturer Group)<sup>9)</sup>에서 표준화 작업을 진행하였으며, 기존의 버스 방식의 정합이 아닌 고속 직렬 정합 기술의 적용한 것과 시스템의 신뢰성, 관리 기능이 강화되었다는 것이 특징이다. ATCA 표준 규격서에는 Shelf의 form factor, 플랫폼의 관리를 위




〈그림 6〉 RBS 시스템 구성도


한 인터페이스, 그리고 Shelf 내의 정합 등이 정의되어 있으며, ATCA Shelf 내에서 사용할 수 있는 논리적인 인터페이스로 Base, Fabric, Update Channel, 그리고 Synchronization Clock 인터페이스를 정의하고 있다.

ETRI에서 개발 중인 SDR 기지국 하드웨어 플랫폼은 RBS(Reconfigurable Base Station)라고 하며, 그림 6의 구성도에서와 같이 7개의 기능 블록들로 구성된다. 그림 6에서 'B', 'F', 'S'는 각각 ATCA에서 정의하는 Base, Fabric, 그리고 Synchronization Clock 인터페이스를 표시하며, 'U-1'과 'U-2' 자체적으로 정의한 사용자 정의 인터페이스를 나타낸다.

현재 두 반송파 주파수를 모두 지원할 수 있는 상용의 광대역 안테나와 전력 증폭기 등, RF 소자의 부재로 인하여 RF에서 IF로 주파수 상·하향 변환을 수행하는 RFB(Radio Frequency Block)는 HSDPA 전용 RFB와 WiMAX 전용 RFB로 구현이 되었다. Digital IF와 디지털 영역에서 채널화·역채널화 기능을 수행하는 ADCB(Analog/Digital Conversion Block)는 80MSPS의 ADC와 160MSPS의 DAC를 실장하고 있어 이론적으로는 40MHz 대역까지 대역 통과 표본화를 할 수 있으며, 현재 ETRI에서의 구현은 8MHz의 중심주파수 차가 나는 7MHz 대역의



(a) 중심주파수가 74MHz인 FA1




(b) 중심주파수가 84MHz인 FA2

〈그림 7〉 ADCB 송신단 출력

WiMAX 두 신호를 대역 통과 표본화를 한 후 채널화를 하는 방식으로 되어 있다. ADCB는 블록당 각각 두 개씩의 ADC와 DAC를 실장하고 있어 송·수신 다이버시티를 지원할 경우 두 개의 FA(Frequency Assignment)까지 수용이 가능하며, 이에 대한 측정 결과는 그림 7에 보였다.

RBS 시스템에서 기저대역 신호처리는 BPB(Baseband Processing Block)에서 수행을 하고 있다. 재구성력과 고속 연산을 위해 BPB에는 Multi-core DSP 중 하나인 picoChip<sup>110</sup>사의 PC102 DSP 6개와 무선접속 규격의 상위레벨 프로토콜 등의 처리를 위해 두 개의 IBM 750GX 범용 프로세서를 사용하고 있다. PC102 DSP 프





- Px Array Processing Element (AE)
- X Switch Matrix
- IPI Inter-picoArray Interface

〈그림 8〉 PC102 구조

로세서는 그림 8에서의 같이 AE들과 AE들 간 데이터 전달을 담당하는 Switch Matrix, 그리고 PC102 간 정합을 이루게 하는 IPI로 구성되어 있다. PC102에는 네 종류의 AE가 있으며, 각각 STAN(Standard), MEM(Memory), FAU(Function Accelerator Unit), 그리고 CTRL(Control)이다. STAN, MEM, 그리고 CTRL AE는 모두 기본적으로 16비트 RISC 프로세서를 내장하고 있으며, 특정 연산을 효율적으로 처

리하기 위한 유닛이 추가되어 있다. STAN에는 MAC 유닛이 있어 CDMA의 확산/역확산과 같은 연산에 적합하고, MEM은 다른 AE에 비해 큰 메모리 용량을 갖고 있으며, CTRL AE는 제어와 관련된 기능 처리에 적합하다. FAU(Function Accelerator Unit)은 길쌈부호와 연산을 위한 보조 연산 장치이다.

ETRI에서는 7MHz 대역폭의 WiMAX 물리계층과 하위 레벨 MAC(Medium Access Control) 기능을 두 개의 PC102 DSP에 구현을 하였으며, 이를 위해 사용한 DSP 자원은 표 3에 보였다.

RBS 시스템 내에서 기본적으로 블록들 간에 사용자 혹은 제어/상태 정보의 전달은 Gigabit Ethernet 인 Base 인터페이스를 통하여 이루어지며, ADCB와 BPB 간에는 Fabric 인터페이스를 통한 고속 직렬 전송을 통해 신호를 전달한다. 시스템에서 ADCB와 BPB의 구성은 하나의 ADCB에 다수의 BPB를 매핑할 수 있으며, 다수의 ADCB에 하나의 BPB를 매핑할 수도 있어 유연한 구조를 가지며, 향후 다중 안테나 시스템에도 적용이 가능하다. FSB(Fabric Switch Block)

〈표 3〉 7MHz 대역폭 WiMAX 구현을 위한 DSP 자원 사용량

	AE Type	칩 당 개수	사용량	사용율
1	STAN	240	116	48.3%
	MEM	64	53	82.8%
	CTRL	4	2	50.0%
	FAU	14	6	42.9%
2	STAN	240	105	43.8%
	MEM	64	42	65.6%
	CTRL	4	1	25.0
	FAU	14	0	00.0%

는 외부 네트워크와 IP 정합을 하거나, 시스템 내부에서 블록들간 전달되는 IP 패킷을 스위칭하는 기능을 담당하며, CGDB(Clock Generation and Distribution Block)는 시스템 내에서 필요로 하는 클럭을 생성하여 다른 블록들에 공급한다. 기지국 시스템의 운용 및 관리 기능은 BCB(Base station Control Block)에서 수행되며, ShMB(Shelf Management Block)은 하드웨어적인 장애/상태 관리 기능을 수행한다.

RBS 시스템의 재구성을 위해 ETRI에서는 네트워크 서버를 자체 구축하였으며, 모든 재구성 관련 소프트웨어는 유선 네트워크를 통해 서버로부터 다운로드 하도록 구현하였다.

## V. 결 론

SDR 기술은 하나의 개방형 플랫폼상에 소프트웨어적인 변경을 통해 다양한 무선접속 규격 및 서비스를 지원할 수 있는 기술로 다양한 통신 시스템이 혼재하는 현재뿐만 아니라 기존의 유무선 통신망을 비롯한 방송망 등, 다양한 망과의 융합을 목표로 하는 4세대 이동통신 환경에서도 상당한 이점을 가져다 줄 수 있을 것으로 기대된다. 본고에서는 기지국 관점에서 SDR 시스템의 구조와 필요 기술에 대해서 살펴보았고, 현재 ETRI에서 연구 개발중인 SDR 기반 기지국인 RBS 시스템에 대해서 소개를 하였다. 아직까지 SDR 시스템 구현을 위해 해결해야 할 일들이 많지만, 기술이 발전함에 따라 SDR 시스템의 완성도도 높아질 것이라 판단한다.

## 참고문헌

[1] 김지연, 김진업, “차세대 이동통신시스템을 위

한 SDR 기술”, IT Standard Weekly, 제 16호, 2002년, 4월.

[2] <http://www.sdrforum.org>

[3] SDR Forum, Technical Report 1.2, 1999. 11.

[4] SDR Forum, “Network Oriented Base Station”, SDRF-01-I-0057-V0.00, 2001.01.

[5] 이원철, “멀티모드용 SDR 기반 디지털 IF 기술”, 한국통신학회지, 제 19권, 11호, pp. 85-108, 2002년, 11월.

[6] 황경호, 조동호, “Software Defined Radio 기술”, Telecommun. Review, 제 10권, 1호, pp. 130-143, 2000년, 1월.

[7] 최진성, “차세대 단말기를 위한 SDR 기반의 통신모뎀 구조 TREND”, TTA Journal, 제 102호, pp. 135-141, 2005년, 12월.

[8] <http://www.wimaxforum.org>

[9] <http://www.picmg.org>


[10] <http://www.picochip.com>

## 저자소개



김 덕 배

1997년 순천향대학교 정보통신공학 (학사)  
 2004년 한국정보통신대학교 공학부 (석사)  
 1998년-2000년 국제전자공업 연구소 연구원  
 2000년-2001년 (주) 현대전자 단말기연구소 연구원  
 2004년-현 재 한국전자통신연구원 SDR연구팀 연구원  
 주관심분야 SDR 기술, 이동통신 시스템, SoC



김 진 업

1985년 고려대학교 전자공학과 (학사)  
 1987년 한국과학기술원 전기 및 전자공학과 (석사)  
 1996년 한국과학기술원 전기 및 전자공학과 (박사)  
 1987년-현재 한국전자통신연구원 SDR연구팀 팀장  
 주관심분야 SDR 기술, Cognitive Radio 기술, 이동  
 통신 시스템, Data Compression, 채널  
 코딩